제 14 장 발진기(Oscillator) 14.1 LC 탱크회로의 전기적인 진동 14.2 LC 발진기의 기본원리

Slides:



Advertisements
Similar presentations
Ch.2 다이오드 응용.
Advertisements

임피던스(Impedance) 측정 일반물리 B실험실 일반물리실험 (General Physics Experiment)
Chapter 9 정현파와 페이저.
03 전자 접촉기 제어 학습목표 ▶ 전자 접촉기의 동작 원리와 기능을 설명할 수 있다.
제2장 주파수 영역에서의 모델링.
Chapter 10 증폭기의 주파수 응답.
RLC 회로 R L C 이 때 전류 i 는 R, L, C 에 공통이다.
정전유도 커패시턴스와 콘덴서 콘덴서의 접속 정전 에너지 정전기의 흡인력
Chapter 11 사이리스터와 그 외의 소자들.
6.1 필터 6.3 저역통과 필터 6.4 고역통과 필터 6.5 LC 공진회로
Chapter 13 기타 연산 증폭기회로.
제 11 장 트랜지스터(Transistors)
아날로그 입력과 출력.
Pspice를 이용한 회로설계 기초이론 및 실습 4
2015년 2학기 PULSE 4 전자물리실험 05 - 수위 감지 경보 회로 - DSU 메카트로닉스 융합공학부 -
실험 8. 연산증폭기 특성 목적 연산증폭기의 개관, 특성 및 사용법 이해 입력저항, 개루프 이득, 출력저항, 슬루레이트 등
Ch. 9 전력 증폭기 (Power Amplifier)
전기공학실험 함수발생기 설계.
실험 11. 트랜지스터 증폭기의 부하선 해석 방 기 영.
28장 전기회로.
컴퓨터 계측 및 실습 D/A-converter
CHAPTER 04 안테나 기초 Antenna Basics
전자기적인 Impedance, 유전율, 유전 손실
제 5장 전계효과 트랜지스터 (Field Effect Transistor)
실험 3 - 비선형 연산 증폭기 회로와 능동 필터 전자전기컴퓨터공학부 방 기 영.
<증폭회로> 를 사용한 증폭회로에 대해 학습한다. 1.트랜지스터의 특성 (1)온도특성
실험1. 연산 증폭기 특성 전자전기컴퓨터공학부 방기영.
반도체의 어제와 오늘 물리현상의 원리 12조.
Chapter 8 FET 증폭기.
컴퓨터 계측 및 실습 D/A-converter
Chapter 14 특수 목적 연산 증폭기 회로.
제 10 장 다이오드(Diodes) 10.1 다이오드의 선형 모델 10.2 전원장치 10.3 기타 다이오드
컴퓨터 응용과 3학년 1반 조장 김영조 조원 구본건 , 임선택
“DC POWER SUPPLY의 소개”.
1장 전기 (Electricity) 전기 저항과 옴의 법칙 직렬 및 병렬 결합 전원 전력 종속 전원
Electronic Engineering 2
전 자 공 학 교재 : 그림으로 배우는 전자회로(신윤기)
RLC 회로의 공진 현상 컴퓨터 응용과학부 홍 문 헌.
임피던스 측정 B실험실 일반물리실험 (General Physics Experiment).
6.1 정류회로 6.2 평활회로 6.3 안정화 전원 6.4 IC를 이용한 안정화 회로
Register, Capacitor.
실험4. 키르히호프의 법칙 실험5. 전압분배회로 실험6. 전지의 내부저항
제 3 장 교류회로.
디지털회로설계 (15주차) 17. 시프트 레지스터와 카운터 18. 멀티바이브레이터 * RAM & ROM.
6석 AM라디오 설계 이지혜 이용규 김재홍
6조 Op-Amp 응용 함수발생기 설계 예비제안발표
실험 12. Op Amp 응용회로.
오브젝트 순서회로 IT CookBook, VHDL을 이용한 디지털 회로 입문.
Chapter 5 트랜지스터 바이어스 회로.
논리회로 설계 및 실험 5주차.
Op-amp를 이용한 함수발생기 설계 제안서발표 이지혜.
교류 회로 AC circuit 1855 년 Duchenne 교류 전류가 직류 전류보다 근육을 자극하는데 효과적
실험 10 OP Amp 연산회로.
전자회로 Electronic Devices and Circuit Therory
2. 누화와 케이블링 1. 서론 2. 용량성 누화 3. 유도성 누화 4. 복합적인 누화(누화의 일반적인 이해)
Common Emitter Amp. 참고 문헌 : 전자회로 5판, Sedra/Smith - 5장의 내용을 중심으로 구성.
논리회로 설계 및 실험 4주차.
실험 14 파형 발생 회로.
제 8 장 발전기와 전동기 8.1 교류발전기 8.2 3상 교류 발전기 8.3 직류발전기 8.4 직류전동기 8.5 교류전동기
실험 13. MOSFET 소스 공통 증폭기 1 조 방 기 영.
OP-AMP를 이용한 함수발생기 제작 안정훈 박선진 변규현
전기공학실험 AM라디오(4석) 설계.
회로 전하 “펌핑”; 일, 에너지, 그리고 기전력 1. 기전력(electro-motive force: emf)과 기전력장치
컴퓨터는 어떻게 덧셈, 뺄셈을 할까? 2011년 10월 5일 정동욱.
버스와 메모리 전송 버스 시스템 레지스터와 레지스터들 사이의 정보 전송을 위한 경로
교류 회로 AC circuit 1855 년 Duchenne 교류 전류가 직류 전류보다 근육을 자극하는데 효과적
Ch8.기본적인 RL, RC 회로 자연응답, 강제응답, 시정수, 계단입력과 스위치 회로
제3장 Bipolar Junction Transistor 전자정보공학 교수 이종복.
RF 능등소자의 모델링. 1. 목적 2. 실제 모델링 1) 다이오드 : 비선형, 선형 2) 트랜지스터 - 대신호 (BJT, FET) - 소신호 (BJT, FET) 3) 능동소자 - 쌍극형 TR 특성 (DC, AC) - FET( 전계효과트랜지스터 ) 측정 4) 산란 파라미터.
2015년 2학기 PULSE 4 전자물리실험 05 - 수위 감지 경보 회로 - DSU 메카트로닉스 융합공학부 -
Presentation transcript:

제 14 장 발진기(Oscillator) 14.1 LC 탱크회로의 전기적인 진동 14.2 LC 발진기의 기본원리 14.4 수정 발진기 14.5 이장 발진기 14.6 다중 바이브레이터 Heinrich Rudolph Hertz 2007년 1학기 전기전자공학개론

LC 탱크회로에서의 전기적인 진동 정현진동 : 흔들리는 진자의 기계적인 진동과 LC 탱크회로내의 전기적인 진동 커패시터 양단에 전압이 충전되어 있는 상태에서 스위치를 닫으면 커패시터와 인덕터 사이에 주기적인 에너지 교환현상 발생 공진 주파수 A B 중간 위치 시간 2007년 1학기 전기전자공학개론

LC 발진기의 기본 원리 LC 궤환회로는 공진 주파수에 해당하는 교류에 대해서만 궤환 루프를 형성 정지궤환 루프 이득 바우크하우젠(Baukhausen) 기준 이득 2007년 1학기 전기전자공학개론

동조발진기(tuned oscillator) 특정 주파수에서만 공진을 일으키는 LC 동조 회로와 증폭기를 결합 변압기와 결합된 LC 동조 회로를 궤환회로로 사용 BJT 동조발진기의 사례(바이어스 회로는 생략) 2007년 1학기 전기전자공학개론

3소자 발진기 Z 2 3 R i - + o 1 v ' Av LC 발진기 궤환 회로가 L과 C로반 구성된 발진기, Z1,Z2,Z3는 모두 L과 C로 구성 연산 증폭기의 입력 임피던스 Ri는 Z1에 비하여 무한대로 가정 Z1,Z2,Z3는 모두 L이나 C의 순수 리액턴스 성분이므로 루프이득 ∴ 증폭기 이득 발진기 구성요건 ① X1과 X2는 부호가 같다.(임피던스 Z1과 Z2는 똑 같이 유도성 또는 용량성) ② X3는 X1 및 X2와 부호가 달라야 한다(Z3만 리액턴스의 종류가 달라야 한다) = 0 - + 1 3 2 C L 콜핏츠 발진기 하틀리 발진기 2007년 1학기 전기전자공학개론

수정발진기 LC 탱크 발진기는 온도및 전압 등의 외부요인에 의해 발진주파수가 변화한다 수정 진동자 압전효과(piezoelectric effect)-수정 결정체에 압력을 가하면 특정 방향으로 기전력 발생, 역으로 기전력을 가하면 결정체가 기계적으로 진동 수정 결정체에 기계적인 진동주파수와 일치하는 기전력을 가하면 수정은 공진 직렬공진 주파수 수정 진동자에서 발생한 기전력을 추출하기 위해 수정편 양측에 전극부착 전극간에 정전용량 존재 수정 진동자의 등가회로는 직-병렬 공진회로를 구성 직렬공진 주파수 병렬공진 주파수 2007년 1학기 전기전자공학개론

수정제어 발진기 수정 진동자를 사용하면 매우 안정된 발진 주파수를 얻을 수 있다. 콜핏츠형, 하틀리형 발진기 – 수정 진동자를 궤환 경로에 부수적으로 사용 피어스 발진기-수정 진동자를 탱크회로의 하나의 소자로서 사용 수정 진동자를 사용하는 하틀리형 발진기 수정 진동자를 탱크 요소로 사용하는 피어스 발진기 2007년 1학기 전기전자공학개론

이장 발진기 비 정현파 발진기- 커패시터의 주기적인 충전과 방전작용과 트랜지스터의 스위칭 기능을 결합하여 정현파/톱니파/구형파 등을 생성 트랜지스터를 차단영역과 포화영역에서만 작동하도록 하여 스위칭 기능 사용 인버터의 사례 2007년 1학기 전기전자공학개론

Multivibrator 회로 Multivibrator 회로는 특별한 성질을 갖는 디지털 논리회로이다. Memory, Clock, Timer 등 모든 multivibrator 회로는 두 개의 출력 터미날이 존재 두 출력 터미날은 항상 서로 반대의 논리를 갖는다. Astable : 출력값이 연속적으로 0 과 1 로 변화 Monostable : 출력값이 하나의 안정 상태를 유지하다 순간적으로 반대 상태를 보이고 다시 안정 상태로 복귀 Bistable : 출력 터미널이 두 개의 안정상태를 갖는다 2007년 1학기 전기전자공학개론

비안정 멀티바이브레이터 두 개의 이미터 공통 증폭기를 교차 결합하여 정 궤환 회로를 구성 루프 이득 만일 Q1의 베이스 전압이 상승(하강) → Q1의 출력인 컬렉터 전압이 하강(상승) → Q2의 입력인 베이스 전압이 하강(상승) → Q2의 출력인 컬렉터 전압이 상승(하강) → Q2의 컬렉터 전압이 Q1의 베이스 전압에 더해지므로 Q1의 베이스 전압은 더욱 큰 폭으로 상승(하강) → 트랜지스터 Q1은 포화(차단), Q2는 차단(포화) → 궤환 작용이 정지된 안정 상태 루프 이득 컴퓨터를 위시한 디지털 회로에서 타이밍(timing) 펄스를 만들어 주는 클락 발생기(clock generator)로 사용. 도식적 표현 2007년 1학기 전기전자공학개론

단안정 멀티바이브레이터 원샷(one shot) 멀티바이브레이터-트리거회로 ,한가지만의 안정상태를 가진다 ① 트랜지스터 Q2의 베이스만 저항 R2에 의해 고정 바이어스가 걸려 있으므로 Q2는 항상 포화 상태(ON 상태)에 머물게 되지만, Q1의 베이스 전압은 Q2의 컬렉터 전압과 같이 거의 0V가 되므로 항상 차단 상태가 된다. → Q1은 OFF, Q2는 ON인 단 한 가지 만의 안정된 상태가 있을 뿐이다. ② Q2를 강제적으로 차단시켜도 일정한 시간이 지나면 (Q1은 OFF, Q2는 ON)의 안정 상태로 다시 복귀. ※ 트리거(trigger) 회로 ; 회로의 상태를 강제적으로 바꾸어 주는 작용 트리거 회로(RD와 CD) ; ① 트리거 펄스의 상승 모서리 ; 다이오드 D의 캐소드 전압이 높아지므로 D는 차단되어 Q2의 베이스에 영향을 미치지 는다. ② 트리거 펄스의 하강 모서리 ; 다이오드 D의 캐소드 전압이 순간적으로 낮아지므로 다이오드 D가 도통된다. 따라서 음의 펄스가 다이오드 D를 통해 Q2의 베이스로 전달되어 Q2의 베이스 전압을 낮추게 된다. Q2의 베이스 전압 강하→Q2의 컬렉터 전압 상승→Q1의 베이스 전압 상승→Q1의 컬렉터 전압 강하 →Q2의 베이스 전압 강하의 정궤환 작용에 의해 Q2는 차단, Q1은 포화되어 순간적으로 상태전환. ※ 안정 상태로 돌아오는데 소요되는 시간 T= 0.7 RB2 C1 2007년 1학기 전기전자공학개론

쌍안정 멀티바이브레이터 전원이 공급되는 순간 두 트랜지스터 중 하나가 먼저 전도 상태에 들어가기 시작 ① Q1이 Q2보다 먼저 전도하기 시작한다고 가정 → Q1의 컬렉터 전압이 급속히 하강 → Q1의 컬렉터와 RB2에 의해 직접 연결된 Q2의 베이스 전압 역시 같은 양으로 하강 → Q2의 컬렉터 전압은 상승한다. → Q2 컬렉터의 상승 전압은 저항 RB1을 통해 다시 Q1의 베이스 전압에 더해지므로 결국 Q1은 포화되고 Q2는 차단 ② 만일 Q2가 Q1보다 먼저 전도되기 시작하면 Q2가 포화되고 Q1이 차단 상태. ③ 안정 상태에서의 두 트랜지스터는 항상 반대 상태 → Q1의 출력을 Q라 하면 Q2의 출력은 Q ④ 일단 하나의 안정 상태에 들어가면 트리거가 없는 한 상태천이는 일어나지 않는다. 플립플롭(Flip-Flop)-래치, 메모리 등의 기본 소자 리셋(reset) 상태 ; Q1이 포화되어(ON) 출력 Q가 0V 세트(set) 상태 ; Q1이 차단되어(OFF) 출력 Q가 +VCC V 2007년 1학기 전기전자공학개론

리포트 홈페이지에 게시된 14장 연습문제를 풀어오세요 2007년 1학기 전기전자공학개론