컴퓨터구조 (chap2 그림모음)
○ 3×8 디코더 회로
그림2-2 2×4 NAND Gate 디코더
그림 2-3 2×4 디코더 2개로 구성된 3×8 디코더
그림2-4 4×1멀티플렉서
그림2-5 Quardruple 2×1 멀티플렉서
그림2-6 4-비트 레지스터
그림2-7 병렬로드를 가진 4-비트 레지스터
그림2-8 4-비트 시프트 레지스터
그림2-9 병렬 로드를 가진 4-비트 양방향 시프트 레지스터
그림2-10 4-비트 동기식 2진 카운터
그림2-11 병렬로드와 동기 클리어를 가진 2진 카운터 CLR LD INR Operation 0 0 1 No Change 0 0 1 Increment by 1 0 1 X Load inputs I0 – I3 1 X X All 0’s
그림2-12 임의 접근 메모리에 대한 블럭도
그림2-13 읽기 전용 메모리에 대한 블럭도