9 동기순서논리회로 IT CookBook, 디지털 논리회로.

Presentation on theme: "9 동기순서논리회로 IT CookBook, 디지털 논리회로."— Presentation transcript:

1 9 동기순서논리회로 IT CookBook, 디지털 논리회로

2 학습목표 동기 순서논리회로의 해석 과정을 이해한다. 각종 플립플롭에서 여기표의 개념 및 동작을 이해한다. 동기 순서논리회로의 설계 과정을 이해한다. 상태방정식을 이용하여 동기 순서논리회로를 설계할 수 있는 능력을 배양한다.

3 목 차 1. 동기 순서논리회로 개요 2. 동기 순서논리회로의 해석 과정 3. 플립플롭의 여기표 4. 동기 순서논리회로의 설계 과정 5. 동기 순서논리회로의 설계 예 6. 미사용 상태의 설계 7. 카운터의 설계 8. 상태 방정식을 이용한 설계 9. 디코더와 플립플롭을 사용한 설계

4 Section 01 동기 순서논리회로 개요 조합논리회로(combinational logic circuit)
출력이 현재의 입력에 의해서만 결정되는 논리회로 순서논리회로(sequential logic circuit) 현재의 입력과 이전의 회로 내부 상태에 의해서 출력이 결정되는 논리회로. 신호의 타이밍(timing)에 따라 동기 순서논리회로와 비동기 순서논리회로로 분류. 동기 순서회로에서 상태(state)는 단지 이산된(discrete) 각 시점 즉, 클록펄스가 들어오는 시점에서 상태가 변화하는 회로 클록펄스에 의해서 동작하는 회로를 동기순서논리회로 또는 단순히 동기순서회로라 한다. 비동기 순서회로는 시간에 관계없이 단지 입력이 변화하는 순서에 따라 동작하는 논리회로

5 Section 01 동기 순서논리회로 개요 동기순서논리회로의 블록도
출력 Y(t)는 현재 상태의 입력 X(t)와 이전 상태의 출력 Y(t-1)에 의하여 결정 5

6 Section 01 동기 순서논리회로 개요 동기순서논리회로의 분류 밀리(Mealy) 순차회로 : 무어(Moore) 순차회로 :
조합회로의 출력이 현재의 입력과 현재 상태 값에 의해 결정되는 회로 무어(Moore) 순차회로 : 조합회로의 출력이 단지 현재 상태 값에 의해 결정되는 회로

7 Section 01 동기 순서논리회로 개요 순서논리회로의 해석과 설계 관계 7

8 Section 02 동기 순서논리회로의 해석과정
순서논리회로 해석 순서논리회로의 동작은 입력과 출력 및 플립플롭의 현재상태에 의해 결정 출력과 차기상태는 현재상태의 함수가 된다. 순서논리회로의 해석은 입력과 출력 및 현재상태에 의해 결정되는 차기상태의 시간순서를 상태표나 상태도로 나타냄으로써 해석이 가능 순서논리회로의 해석과정 [단계 1] 회로 입력과 출력에 대한 변수 명칭 부여 [단계 2] 조합논리회로가 있으면 조합논리회로의 부울대수식 유도 [단계 3] 회로의 상태표 작성 [단계 4] 상태표를 이용하여 상태도 작성 [단계 5] 상태방정식 유도 [단계 6] 상태표와 상태도를 분석하여 회로의 동작 설명

9 Section 02 동기 순서논리회로의 해석과정
동기순차회로 종류와 상태도 무어머신(Moore machine) : 순서논리회로의 출력이 플립플롭들의 현재 상태만의 함수인 회로. 출력이 상태 내에 결합되어 표시된다. 밀리머신(Mealy machine) : 출력이 현재 상태와 입력의 함수인 회로. 출력은 상태간을 지나가는 화살선의 위에 표시된다. 무어머신 밀리머신

10 Section 02 동기 순서논리회로의 해석과정
1. 변수명칭 부여 2. 부울 대수식 유도 • 입력변수 : x • 출력 변수 : y • F-F A 플립플롭의 입력 : SA, RA • F-F B 플립플롭의 입력 : SB, RB • F-F A 플립플롭의 출력 : A • F-F B 플립플롭의 출력 : B F-F A 플립플롭의 입력 F-F B 플립플롭의 입력 시스템 출력 밀리머신

11 Section 02 동기 순서논리회로의 해석과정
3. 상태표 작성 상태표(state table)는 현재상태와 외부 입력의 변화에 따라 차기상태와 출력의 변화를 정의한 것 현재상태란 클록펄스(CP)의 인가 전을 나타내며, 차기상태란 클록펄스의 인가 후를 나타낸다. 현재상태 차기상태 출력 x=0 x=1 A B y 0 0 0 1 1 0 1 1 1 상태표

12 Section 02 동기 순서논리회로의 해석과정
4. 상태도 작성 상태표로부터 상태도를 그린다. 상태도

13 Section 02 동기 순서논리회로의 해석과정
5. 상태방정식 유도 상태 방정식(state equation)은 플립플롭 상태 천이에 대한 조건을 지정하는 부울대수식 상태표로부터 플립플롭 A와 B가 논리 1이 되는 상태 방정식은 각각 다음과 같다. 카르노 도표를 이용하여 간소화한 상태 방정식

14 Section 02 동기 순서논리회로의 해석과정
S-R 플립플롭의 특성방정식과 비교 6. 회로의 동작설명 순서논리회로의 동작은 상태도나 상태표를 이용하여 설명 가능 입력 의 값에 따라 클록펄스가 한번씩 인가될 때마다 0(00)→1(01)→3(11)→2(10)의 순으로 순차적으로 동작하는 순서논리회로  그림 9-4 회로와 일치

15 Section 03 플립플롭의 여기표 플립플롭의 특성표는 현재상태와 입력값이 주어졌을 때, 차기상태가 어떻게 변하는가를 나타내는 표. 플립플롭의 여기표(excitation table)는 현재상태에서 차기상태로 변했을 때 플립플롭의 입력조건이 어떤 상태인가를 나타내는 표. 플립플롭의 여기표는 순서논리회로를 설계할 때 자주 사용

16 Section 03 플립플롭의 여기표 1. S-R 플립플롭의 여기표

17 Section 03 플립플롭의 여기표 2. J-K 플립플롭의 여기표

18 Section 03 플립플롭의 여기표 3. D 플립플롭의 여기표 4. T 플립플롭의 여기표

19 Section 04 동기 순서논리회로의 설계 과정
[단계 1] 회로 동작 기술(상태도 작성) [단계 2] 정의된 회로의 상태표 작성 [단계 3] 필요한 경우 상태 축소 및 상태 할당 [단계 4] 플립플롭의 수와 플립플롭의 종류 결정 [단계 5] 플립플롭의 입력, 출력 및 각각의 상태에 문자기호 부여 [단계 6] 상태표를 이용하여 회로의 여기표 작성 [단계 7] 간략화 방법을 이용하여 출력 함수 및 플립플롭의 입력함수 유도 [단계 8] 순서논리회로도 작성

20 1. 회로 동작 기술 Section 04 동기 순서논리회로의 설계 과정
입력 변수만 있고 출력 변수는 없는 상태에서 상태 변화가 일어난다. 동기 순서논리회로에 대한 상태도

21 2. 상태표 작성 Section 04 동기 순서논리회로의 설계 과정 상태도로부터 상태표 유도 현재상태 차기상태 x=0 x=1
A B 0 0 0 1 1 0 1 1 상태도 상태표

22 3. 상태 축소 및 상태 할당 Section 04 동기 순서논리회로의 설계 과정 상태 축소
문자 기호에 의해서 표시된 상태를 가진 상태도로부터 간략화된 상태표를 유도하기 위한 절차에 대해서 알아보기로 한다. 상태도로부터 얻어진 상태표는 하나 또는 그 이상의 불필요한 상태(redundant state)를 가질 수 있다. 축소된 최소 상태표(minimal state table)를 유도하기 위한 과정은 상태 축소와 상태 할당의 2단계에 의해서 수행된다. 상태 축소 순서논리회로에서 플립플롭의 수를 줄이는 것 플립플롭의 수가 m이라 가정하면, 이때 요구되는 상태는 2m 이 되므로 상태의 수를 줄임으로써 플립플롭의 수를 줄일 수 있다. 경우에 따라 상태의 수는 감소되지만 플립플롭의 수는 변화하지 않는 경우도 있다.

23 Section 04 동기 순서논리회로의 설계 과정
현재상태 차기상태 출력 x=0 x=1 a b c d e f 1 g 상태도 상태표

24 Section 04 동기 순서논리회로의 설계 과정
현재 상태 차기상태 출력 x=0 x=1 a b c d e 1 f 최종 상태표 현재 상태 차기상태 출력 x=0 x=1 a b c d e 1 축소된 상태도

25 Section 04 동기 순서논리회로의 설계 과정
상태 할당 기호 형태로 표현된 각각의 상태에 대해서 2진수(2진 코드)의 값을 할당하는 과정 상태 할당1 할당2 할당3 a 0 0 1 0 0 0 b 0 1 0 1 0 0 c 0 1 1 d 1 0 1 e 1 1 1 현재 상태 차기상태 출력 x=0 x=1 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 할당 1에 의한 최소 상태표

26 Section 04 동기 순서논리회로의 설계 과정
상태 할당(State Assignment) 최소화된 일련의 상태를 기억 소자를 이용하여 어떻게 표현하는가를 결정  상태를 기억 소자 집합에 저장되는 이진 코드로 표현 상태 할당은 조합 논리회로 구성의 최적화에 영향 회로를 단순화하기 위해서는 최적의 상태 할당이 필요 상태 할당 과정 기억 소자의 개수를 선택한다 각 상태에 대해 고유한 이진 코드를 할당한다

27 Section 04 동기 순서논리회로의 설계 과정
기억 소자 개수 결정 하드웨어 비용을 줄이기 위해 최소의 기억 소자를 사용하는 것이 원칙 조합 논리회로의 구성을 단순화하기 위해 추가 기억 소자를 사용할 수 있다 Ns개의 상태를 표현하기 필요한 최소의 기억 소자 개수 ND는 log2Ns 보다 크거나 같은 최소의 정수 ND = ceil(log2Ns)

28 Section 04 동기 순서논리회로의 설계 과정
상태의 이진 코드 할당 암스트롱-험프리 법칙(Armstrong Humphrrey Rules)을 사용하여 각 상태에 고유의 이진 코드를 할당한다 주어진 입력에 대해 같은 다음 상태를 갖는 상태들은 “인접한 상태 할당”을 가져야 한다 한 상태의 다음 상태들은 “인접한 상태 할당”을 가져야 한다 주어진 입력에 대해 같은 출력을 갖는 상태들은 “인접한 상태 할당”을 가져야 한다 상태 인접(State Adjacency) 상태를 최소항(minterm)으로 가정 인접한 상태들은 최소항과 마찬가지로 카르노우 도표에서 함께 묶어 논리 회로를 최소화시킬 수 있다

29 Section 04 동기 순서논리회로의 설계 과정
상태의 이진 코드 할당 예제 법칙-1에 의한 인접 상태 할당  (S0, S5) (S3, S4), (S0, S3, S4, S5) (S1, S2) 법칙-2에 의한 인접 상태 할당  (S0, S1) (S4, S2), (S3, S2) (S5, S1) 법칙-3에 의한 인접 상태 할당  (S0, S1, S2, S4), (S3, S5), (S0, S1, S2, S3, S4, S5) 리셋없는 비트열 감지기의 상태표

30 Section 04 동기 순서논리회로의 설계 과정
상태의 이진 코드 할당 예제 (계속) 상태 할당을 위한 카르노우 도표 리셋없는 비트열 감지기의 상태 할당

31 Section 04 동기 순서논리회로의 설계 과정
상태의 이진 코드 할당 예제 (계속) 기호화된 상태표(Encoded State Table) 상태 부호로 작성된 상태표에 대해 상태 부호 대신에 상태에 할당된 이진 코드를 대치하여 기호화된 상태표를 만든다 리셋없는 비트열 감지기의 기호화된 상태표

32 Section 04 동기 순서논리회로의 설계 과정
4. 플립플롭의 수와 형태의 결정 정의해야 할 상태의 수가 n가지이면 개의 플립플롭이 필요. 예를 들어 n=16이면, 예를 들어 n=4이면, 상태의 수가 5가지인 경우에는 3개의 플립플롭이 필요하지만 3가지의 상태는 사용하지 않는다. 대체적으로 JK 플립플롭을 사용

33 Section 04 동기 순서논리회로의 설계 과정
5. 상태 여기표의 유도 조합회로의 입력 차기상태 조합회로의 출력 현재상태 입력 플립플롭 입력 A B x JA KA JB KB 1 Q(t) Q(t+1) J K x 1 x x x J-K 플립플롭의 여기표

34 Section 04 동기 순서논리회로의 설계 과정
6. 플립플롭의 출력 함수 및 회로의 입력 함수 유도 ⊙

35 Section 04 동기 순서논리회로의 설계 과정
7. 논리 회로의 구현 ⊙

36 Section 05 동기 순서논리회로의 설계 예 다음의 상태도를 가지는 순서제어회로를 설계하여라 상태도 상태표 현재상태
차기상태 출력 x=0 x=1 a b c d e 1

37 Section 05 동기 순서논리회로의 설계 예 상태할당 및 플립플롭 수 결정
현재 상태 a, b, c, d, e에 각각 000, 001, 010, 011, 100을 할당. 제어하려는 상태의 수는 5가지이므로 3비트가 필요 3개의 S-R 플립플롭을 사용하고, 순서대로 A, B, C라고 정의

38 Section 05 동기 순서논리회로의 설계 예 순서제어회로의 상태 여기표 작성 a b c d e x x x 플립플롭의 입력
현재상태 외부입력 차기상태 플립플롭의 입력 외부출력 A B C x SA RA SB RB SC RC y a 0 0 0 1 0 0 1 b 0 1 0 0 1 1 c d 1 0 0 e don’t care 1 0 1 x x x 1 1 0 1 1 1

39 Section 05 동기 순서논리회로의 설계 예 플립플롭의 출력 함수 및 회로의 출력 함수 유도

40 Section 05 동기 순서논리회로의 설계 예 순서 제어 회로의 논리회로 순서 제어회로의 논리회로

41 Section 06 미사용 상태의 설계 미사용 상태 : 순서논리회로에서 기억소자에 저장될 수 있는 상태값들 중에 사용하지 않는 상태값 순서논리회로에서는 어떠한 상태도 초기 상태가 될 수 있다  만약 미사용 상태가 초기 상태로 설정되는 경우에 정상적인 동작을 않음  미사용 상태에 대해 차기 상태를 정의하여야 함. 상태표 예: 현재상태 차기상태 x=0 x=1 A B C 1 미사용 상태: 000 001 상태표

42 Section 06 미사용 상태의 설계 순서논리회로의 상태 여기표 입력 현재 상태 차기 상태 플립플롭 입력 x A B C JA
KA JB KB JC KC 1 ×

43 Section 06 미사용 상태의 설계 2개의 미사용 상태(000, 001)에 대해서는 카르노 맵에서 무관항으로 처리하여 간소화

44 Section 06 미사용 상태의 설계 순서논리회로

45 Section 06 미사용 상태의 설계 현재상태 차기상태 x=0 x=1 A B C 1 미사용 상태의 상태표

46 Section 07 카운터의 설계 3 비트 2진 카운터 설계 현재상태 차기상태 A B C 1 상태도 상태표

47 Section 07 카운터의 설계 현재상태 차기상태 플립플롭 입력 A B C JA KA JB KB JC KC 1 x
1 x 상태 여기표

48 Section 07 카운터의 설계

49 Section 07 카운터의 설계 회로도

50 Section 07 카운터의 설계 T 플립플롭을 사용하여 3비트 2진 카운터를 구현하여라. 상태 여기표 예제 9-1 현재상태
차기상태 플립플롭 입력 A B C TA TB TC 1

51 Section 07 카운터의 설계 카르노 맵에 의한 간략화 3비트 2진 카운터 회로

52 Section 07 카운터의 설계 예제 9-2 J-K 플립플롭을 사용하여 아래의 상태도에 해당하는 카운터를 설계하고, 미사용 상태에 대한 상태도를 구하여라.

53 Section 07 카운터의 설계 상태 여기표 카르노 맵에 의한 간략화 현재상태 차기상태 플립플롭 입력 A B C JA KA
JB KB JC KC 1 ×

54 Section 07 카운터의 설계 카운터 회로

55 Section 07 카운터의 설계 미사용 상태를 포함한 카운터의 상태도

56 Section 08 상태 방정식을 이용한 설계 1. J-K 플립플롭을 사용한 상태 방정식 J-K 플립플롭을 사용한 상태 방정식
순서논리회로의 상태방정식은 상태표에 표시된 정보와 똑같은 내용을 대수적으로 표시하고 있으며, 플립플롭의 특성방정식과 형태가 유사 상태방정식은 상태표에서 쉽게 유도할 수 있으며, 모든 순서논리회로는 상태방정식으로 표시할 수 있다. 특히 D 플립플롭이나 J-K 플립플롭을 사용하는 경우 상태방정식을 사용하여 순서논리회로를 설계하는 것이 더욱 편리하다. S-R 플립플롭이나 T 플립플롭을 가진 회로에도 상태방정식을 적용할 수 있으나 많은 대수적 처리가 필요하다. J-K 플립플롭을 사용한 상태 방정식 J-K 플립플롭의 상태방정식을 J-K 플립플롭의 특성방정식과 같은 형태로 변형함으로써 플립플롭의 J와 K의 입력 함수를 구할 수 있다. J-K 플립플롭의 특성방정식

57 Section 08 상태 방정식을 이용한 설계 상태도(상태방정식을 이용하는 경우) 상태표 상태도 현재상태 차기상태 출력 x=0
A B y 1

58 Section 08 상태 방정식을 이용한 설계 2개의 J-K 플립플롭을 각각 A, B라 할 때, 상태 여기표에서 플립플롭 A, B의 차기상태가 논리 1이 되는 항을 최소항으로 하는 부울 함수를 구한다.

59 Section 08 상태 방정식을 이용한 설계 회로도(상태 방정식을 이용하는 경우)

60 Section 08 상태 방정식을 이용한 설계 예제 9-3 다음 상태표를 사용하여 순서논리회로를 구현하여라.
예제 9-3 다음 상태표를 사용하여 순서논리회로를 구현하여라. (J-K 플립플롭 이용) 상태표 현재상태 차기상태 A B C 1 미사용 상태 1

61 Section 08 상태 방정식을 이용한 설계 상태 방정식   

62 Section 08 상태 방정식을 이용한 설계 회로도

63 Section 08 상태 방정식을 이용한 설계 2. D 플립플롭을 사용한 상태 방정식 D 플립플롭의 특성 방정식. 상태표
현재상태 차기상태 x=0 x=1 A B 1

64 Section 08 상태 방정식을 이용한 설계 상태 여기표 조합논리회로 입력 차기상태 플립플롭 입력 입력 현재상태 x A B
DA DB 1

65 Section 08 상태 방정식을 이용한 설계 상태방정식을 특성 방정식의 형태로 변환한다.  

66 Section 08 상태 방정식을 이용한 설계 순서논리회로(D 플립플롭을 이용하는 경우)

67 Section 09 디코더와 플립플롭을 사용한 설계
디코더는 n개의 입력 변수들에 대한 2n개의 최소항을 출력하는 기능을 수행한다. 임의의 부울 함수는 곱의 합형으로 표현될 수 있기 때문에 각각의 곱을 구성하는 최소항들을 구성하는데 디코더를 사용하고 합을 구성하기 위하여 디코더 외에 OR 게이트 또는 NOR 게이트를 사용한다. 디코더의 출력이 정상 출력일 때는 OR 게이트를 사용하고, 보수 출력인 경우에는 NOR 게이트를 사용한다. 상태표 현재상태 차기상태 x=0 x=1 A B 1

68 Section 09 디코더와 플립플롭을 사용한 설계
상태 여기표(S-R 플립플롭 이용) 조합논리회로 입력 차기상태 조합논리회로 출력 현재상태 입력 플립플롭 입력 A B x SA RA SB RB 1

69 Section 09 디코더와 플립플롭을 사용한 설계
순서논리회로를 설계하기 위하여 플립플롭은 2개가 필요하고, 디코더를 사용하여 조합논리회로를 구현하는 경우 1개의 3×8 디코더와 4개의 OR 게이트가 필요하다. 디코더와 S-R 플립플롭을 사용한 순서논리회로

70 Section 09 디코더와 플립플롭을 사용한 설계
예제 9-4 J-K 플립플롭과 디코더를 사용하여 3비트 그레이 코드 카운터를 구현하여라. 인접한 숫자 사이에 하나의 비트만이 변하는 코드 상태도

71 Section 09 디코더와 플립플롭을 사용한 설계
상태 여기표 현재상태 차기상태 플립플롭 입력 A B C JA KA JB KB JC KC 1 ×

72 Section 09 디코더와 플립플롭을 사용한 설계
그레이 코드 카운터 회로도

73 9장 동기순서논리회로 끝