Download presentation
Presentation is loading. Please wait.
1
3장 가산회로 게이트를 이용한 2진 가산회로의 동작 원리 특성 1 비트 반 가산기, 전 가산기, 4비트 전 가산기 회로
2
1. 이진수 란? “1” 또는 “0” 으로만 숫자를 표현하는 것 십진수 대 4비트 2진수
십진수: Decimal (0,1,2,3, …..9) 528: 5x x x10 이진수: Binary(0,1) 10110: 1x x23 + 1x22 + 1x21 + 0x2o = 22 십진수 대 4비트 2진수 T t 1 Pulse 파형(1011)
3
2. 1 비트 반 가산회로 4비트 이진가산 예 1 비트 반 가산 회로 한자리 2진 수 가산실현 회로
반 가산(Half adder): 아래자리의 올림 수 처리 못함 1 0111 7 + 5 12 0101 + 1 Ex. OR AND
4
3. 1 비트 전 가산기(Full Adder) 전 가산기 Full adder: 아래자리에서 넘어온 올림수도 함께 처리
두개의 반가산기 이용 A+B의 올림수가 1 일때 또는 {(A+B)+ Ci} 올림수가 1 일때 만 “1” (A+B)+Ci A B S Ci Co
5
4. 4 비트 전가산기 4자리 2진 계산 1 비트 전 가산기 4개 연속결합 Ci A4A3A2A1 + B4B3B2B1
S4S3S2S1 A1 A2 A3 A4 B1 B2 B4 B3 Ci S1 S2 S3 S4 Co A B S 1011 0010 + 1 1 1 11 + 2 13
6
5. 실험 2. 가산회로 목적 게이트들을 이용하여 이진 가산회로를 실현시킨다. 실험내용 1진 반가산 회로
7
5. 실험 2. 가산회로 실험내용 1진 전 가산회로
8
5. 실험 2. 가산회로 실험내용 2진 전 가산회로
Similar presentations
