11 레지스터 (Register) IT CookBook, 디지털 논리회로.

Slides:



Advertisements
Similar presentations
사랑과 기쁨으로 연합하는 제 2 회 전교인 한마음 운동회 제 2 회 전교인 한마음 운동회 설명회 대한예수교장로회 자 양 교 회 1.
Advertisements

중등특수교육과 엄승현 이영재 이지수 속요에 대하여.
1 8 장 대형 순차회로 문제의 해법 1) 시프트 레지스터 2) 카운터 3)ASM 도를 이용한 설계 4)One Hot encoding 5) 복잡한 예제.
레지스터 (Register) IT CookBook, 디지털 논리회로 11. 2/31 학습목표  네 가지 기본형 레지스터의 동작을 이해한다.  양방향 시프트 레지스터의 동작을 이해한다.  레지스터의 주요 응용분야를 이해한다.  MSI 시프트 레지스터 IC 의 외부접속.
레지스터 (Register) IT CookBook, 디지털 논리회로 학습목표 및 목차 네 가지 기본형 레지스터의 동작을 이해한다. 양방향 시프트 레지스터의 동작을 이해한다. 레지스터의 주요 응용분야를 이해한다. MSI 시프트 레지스터 IC 의 외부접속.
호남선고속철도 개통 효과 조사 결과보고
마이크로프로세서설계 - 3 ATmega128 마이크로컨트롤러의 특징 LED 실습 1
쯔쯔가무시 예방수칙을 실천하세요! 한국산업안전보건공단 광주지역본부.
Chapter 9. 컴퓨터설계기초 9-1 머리말 9-2 데이터 처리장치 (Datapath)
교재:C언어로 쉽게 풀어 쓴 자료구조 (생능출판사, 천인국저)
Chapter 7. Flip-Flops and Other Multivibrators
PIC는 우리의 친구 한국정보통신대학교 디지털미디어연구소.
PIC는 우리의 친구 한국정보통신대학교 디지털미디어연구소.
마이크로프로세서 메모리 및 입출력장치 인터페이스
마이크로프로세서(Microprocessor,µP)
아두이노 프로그래밍 1일차 – Part2 아두이노 사양 강사: 김영준 목원대학교 겸임교수.
Lecture #4 멀티미디어 데이터: 사운드(Sound).
7 조합논리회로 IT CookBook, 디지털 논리회로.
4 컴퓨터에서 활용되는 디지털 논리회로 IT CookBook, 컴퓨터 구조와 원리 2.0.
VHDL, FPGA를 이용한 소리인식 스위치 (Matched Filter 사용)
Sequential logic circuit
제어기술 소개 목표 : 제어기의 종류, 제어 방식 등을 살펴본다. 주요내용 제어기의 종류 제어방식 : 시퀀스, 피드백, 등.
제 3장 High Speed Connections : ISDN, ADSL, and Cable Modems.
10장 주변장치 (PIO) Slide 1 (of 28).
Chapter 11. 레지스터.
컴퓨터 기초 상식 하드 웨어.
임베디드 하드웨어 Lecture #6.
컴퓨터 구조학 정보보호학과.
아날로그 및 디지털 회로의 인터페이싱.
DSP와 TMS320F28X의 이해
인트로 10.html 나레이션에 맞추어 제시 1 환기 2) 송풍기 송풍기 풍량제어 방법의 종류 및 특징
순차회로 모델링 Sun, Hye-Seung.
컴퓨터 구조.
IT CookBook, 아날로그 CMOS 집적회로 설계 1장 “Razabi”2009
1. 화면 및 메뉴소개 ▣ 온라인사업지원시스템 소개 ▶ 온라인사업지원시스템이란
Chapter 10. Interrupt.
1 마이크로프로세서의 원리 마이크로컨트롤러 AVR ATmega128.
하드웨어 구현 - A/D 변환기(A/D converter) - 샘플링 주파수(Sampling frequency)
종합설계 I - 반도체 회로 설계 - 충북대학교 양병도 교수.
디지털 앰프의 기초 아날로그 앰프와 디지털 앰프의 차이 음질과 스펙과의 연관 관계
1 장 서론 목원대학교 정보통신공학과.
6 중앙처리장치의 조직과 기능 IT CookBook, 컴퓨터 구조와 원리 2.0.
(Bandwidth Utilization: Multiplexing and Spreading)
Presentation 정보통신과 6조.
ATmega128의 구조 및 TOOL의 이해 Robotics_LAB 발표자 : 유 홍 선.
DK-128 실습 타이머카운터 사용법 아이티즌 기술연구소 김태성 연구원
Stop Watch 예비제안서 10조 이인희 김민석 박재원
Computer System Architecture
제주닷컴 매뉴얼 (실시간 예약시스템) 2013년 10월.
6장 연산 장치 6.1 개요 6.2 연산장치의 구성요소 6.3 처리기 6.4 기타 연산장치.
1. 화면 및 메뉴소개 ▣ 온라인사업지원시스템 소개 ▶ 온라인사업지원시스템이란
Chapter 01. 들어가기.
6-1 중앙 처리 장치의 내부 구조 6-2 명령(instruction) 6-3 주소 지정 방식
Chapter 01 디지털기초.
DK-128 실습 타이머카운터 사용법 아이티즌 기술연구소
사거리 신호등 제어 한국외국어대학교 전자공학과 SoC 설계.
이행점검/현장점검관리.
1 [100인의 멘토] 학교로 찾아가는 진로교육 □ 목적 인천지역 자유학기제 대상 청소년에게 건설관련 전문분야에 대한 진로탐색을 통해 체계적인 진로교육을 실시 □ 개요 ○ 참가대상: 18개 학교(학교당 1학급 기준) *협의가능 ○ 활동장소 : 각 선정 학교.
프로젝트 진행내용.
디 지 털 공 학 한국폴리텍V대학.
속요 국어국문학과 김보민 국어국문학과 조나현 제목 창의적으로 바꿔야 함.
Chapter 08. 플립플롭.
2 수의 체계 IT CookBook, 디지털 논리회로.
생체계측 강의록 Medical instrucmentation#8
레 지 스 터 데이터를 저장하기 위해 플립플롭들을 여러 개 모아놓은 회로를 말함..
DEGITAL LOGIC CIRCUIT Term Project – 4 bit ALU.
아날로그 신호와 디지털 신호의 개념을 이해할 수 있다.
2009년 면정보고 초동면.
임베디드 하드웨어 Lecture #6.
DK-128 실습 내부 EEPROM 제어 아이티즌 기술연구소 김태성 연구원
Presentation transcript:

11 레지스터 (Register) IT CookBook, 디지털 논리회로

학습목표 네 가지 기본형 레지스터의 동작을 이해한다. 양방향 시프트 레지스터의 동작을 이해한다. 레지스터의 주요 응용분야를 이해한다. MSI 시프트 레지스터 IC의 외부접속 방법을 이해한다.

목 차 1. 레지스터의 분류 2. 병렬입력-병렬출력 레지스터 3. 직렬입력-직렬출력 레지스터 4. 직렬입력-병렬출력 레지스터 5. 병렬입력-직렬출력 레지스터 6. 양방향 시프트 레지스터 7. 범용 시프트 레지스터 8. 시프트 레지스터의 응용

Section 01 레지스터의 분류 레지스터(register) : 플립플롭 여러 개를 일렬로 배열하여 적당히 연결함으로써 여러 비트로 구성된 2진수를 저장할 수 있게 한 것. 레지스터는 외부로부터 들어오는 데이터를 저장하거나 이동하는 목적으로 사용하며, 상태의 순서적인 특성을 갖는 것이 아니다. 카운터가 레지스터의 특별한 형태이지만 이름을 달리하여 레지스터와 구별하는 것이 보통이다. 레지스터는 다양한 종류의 카운터를 구성하는 데 사용될 뿐만 아니라 여러 비트를 일시적으로 저장하거나 저장된 비트를 좌측으로 또는 우측으로 하나씩 시프트(shift)할 때도 사용된다. 레지스터는 CPU 내부에서 연산의 중간 결과를 임시 저장하는 경우나 어떤 2진수의 보수를 구한다든지, 곱셈 또는 나눗셈을 하는 경우에도 사용.

Section 01 레지스터의 분류 레지스터의 종류 직렬입력-직렬출력 직렬입력-병렬출력 병렬입력-직렬출력 병렬입력-병렬출력

Section 02 직렬입력-직렬출력 레지스터 1. 4비트 직렬입력-직렬출력 레지스터 구조 데이터 비트의 시프트 타이밍도

Section 02 직렬입력-직렬출력 레지스터 2. 7491(8-Bit Shift Register) 8개의 S-R 주종형 플립플롭을 직렬로 연결하여 구성한 직렬입력-직렬출력 레지스터 직렬 입력단자 : A, B 직렬 출력단자 : Q, 직렬 데이터를 A로만 받아들이려면 입력단자 B를 논리 0으로 해야 한다. 7491 시프트 레지스터의 핀 배치도 및 블록도

Section 02 직렬입력-직렬출력 레지스터 예제 11-1 4비트 직렬입력-직렬출력 시프트 레지스터에 그림과 같은 데이터 입력과 클록파형을 공급하였다. 레지스터의 출력 상태는 어떻게 변화하는지 출력 QAQBQCQD의 파형을 그려 보아라. 단, 모든 플립플롭의 출력은 0으로 초기화되어 있으며, 플립플롭에서의 전파지연은 없는 것으로 가정한다. 펄스 4개가 인가된 후 QAQBQCQD=1011

Section 03 직렬입력-병렬출력 레지스터 1. 4비트 직렬입력-병렬출력 레지스터 구조 레지스터에 저장되어 있는 데이터의 출력은 새로운 4비트 데이터가 레지스터에 차게 되는 4번째 클록펄스, 8번째 클록펄스, 12번째 클록펄스 등에서 출력버퍼를 인에이블( )하여 동시에 읽어내면 된다.

Section 03 직렬입력-병렬출력 레지스터 3-상태 버퍼 출력이 3개 레벨(HIGH, LOW, 부동) 중의 하나를 가질 수 있다는 사실에서 유래. 입력 출력 1 하이 임피던스

Section 03 직렬입력-병렬출력 레지스터 2. 74164(8-Bit Parallel Output Serial Shift Registers) 8개의 S-R 플립플롭으로 구성된 직렬입력-병렬출력 레지스터 직렬 입력단자 : A, B 병렬 출력단자 : QH ~ QA 이면, 모든 레지스터의 출력이 Clear. 이면, 정상동작. 클록의 상승 에지마다 입력단자로 들어온 직렬 데이터가 시프트하여 저장

Section 03 직렬입력-병렬출력 레지스터 예제 11-2 4비트 직렬입력-병렬출력 시프트 레지스터에 그림과 같은 데이터 입력과 클록파형을 공급하였다. 레지스터의 출력 상태는 어떻게 변화하는지 출력 QAQBQCQD 의 파형을 그려 보아라. 단, 모든 플립플롭의 출력은 1로 초기화되어 있으며, 플립플롭에서의 전파지연은 없는 것으로 가정한다. 펄스 4개가 인가된 후 QAQBQCQD=0110

Section 04 병렬입력-직렬출력 레지스터 1. 4비트 병렬입력-직렬출력 레지스터 구조 MUX의 동작 S=0 : 입력 A와 출력 Y가 연결 S=1 : 입력 B와 출력 Y가 연결

Section 04 병렬입력-직렬출력 레지스터 레지스터 동작 :입력 데이터( ID, IC, IB, IA)이 각 플립플롭의 입력에 각각 연결되므로 클록펄스의 하강 에지에서 입력 데이터의 각 비트가 동시에 샘플되어 대응하는 플립플롭의 출력 Q에 저장 :클록펄스의 하강 에지마다 레지스터 내용이 오른쪽으로 시프트

Section 04 병렬입력-직렬출력 레지스터 2. 74165(Parallel Load 8-Bit Shift Registers) 8개의 S-R 플립플롭으로 구성된 병렬입력-직렬출력 레지스터 병렬 입력단자 : H~A, 직렬 출력단자 : QH, 직렬입력 SER 단자는 직렬로 시프트할 때 최하위 비트부터 직렬 데이터를 입력하기 위한 단자 이면, 병렬 데이터가 입력. 이면, 시프트 동작 CLK INH 단자가 논리 0이면 클록펄스가 입력

Section 04 병렬입력-직렬출력 레지스터 예제 11-3 [그림 11-9]와 같은 4비트 병렬입력-직렬출력 시프트 레지스터에 병렬 데이터가 일 때, 그림과 같은 클록파형과 을 공급하였다. 입력에 대한 출력의 상태는 어떻게 변하는지 파형을 그려 보아라. 단, 플립플롭에서의 전파지연은 없는 것으로 가정한다.

Section 05 병렬입력-병렬출력 레지스터 1. 4비트 병렬입력-병렬출력 레지스터 구조 WR=1이면 의 병렬 데이터는 각 AND 게이트를 통하여 동시에 각 플립플롭의 D 입력에 전송. 이면 각 플립플롭의 출력 데이터는 버퍼를 통하여 동시에 OD,OC,OB,OA 에 출력되며, 이면 출력되지 않는다.

Section 05 병렬입력-병렬출력 레지스터 2. 74195(Parallel Access 8-Bit Shift Registers) 4 비트의 병렬입력-병렬출력 기능과 직렬 시프트 기능을 포함한 레지스터 병렬입력-병렬출력 기능 순서 단자를 논리 1로 한다. 병렬입력 단자 D, C, B, A에 데이터를 병렬로 입력한다. 으로 하여 레지스터에 로드한다. CLK 단자에 클록을 입력하면 상승 에지에서 동작한다. 입력된 데이터는 레지스터에 로드되고 출력단자 QD,QC,QB,QA로 데이터가 출력된다.

Section 06 양방향 시프트 레지스터 레지스터 동작 :데이터를 SRI에 입력시켜 오른쪽으로 시프트하면서 SRO에서 출력 :데이터를 SLI에 입력시켜 왼쪽으로 시프트하면서 SLO에서 출력.

Section 06 양방향 시프트 레지스터 제어 입력에 따른 쌍방향 시프트 레지스터 동작 인 경우(shift right)        인 경우(shift left)

Section 07 범용 시프트 레지스터 1. 4비트 범용 시프트 레지스터 구조 범용 시프트 레지스터 기능 클리어 제어 입력신호에 의해 레지스터를 Clear할 수 있어야 한다. 모든 동작을 동기화 시키는 클록펄스를 입력시킬 수 있어야 한다. 자리 이동 제어 입력이 있어서 오른쪽 시프트와 왼쪽 시프트 및 직렬 입력과 직렬 출력을 수행. 병렬 로드 입력신호에 의하여 병렬 전송과 병렬 입력을 수행. 클록펄스에 관계없이 레지스터에 저장된 데이터를 변화 없이 유지. 범용 시프트 레지스터의 제어표 모드 제어 레지스터 동작 S1 S0 1 불변 상태가 된다. 오른쪽 자리 이동이 수행된다. 왼쪽 자리 이동이 수행된다. 병렬 입력이 수행된다.

Section 07 범용 시프트 레지스터 범용 시프트 레지스터 회로

Section 07 범용 시프트 레지스터 2. 74178(4-bit Parallel Access Shift Register) PIPO, SISO, PISO, SIPO이 가능한 4비트 레지스터 동작상태 ① 병렬입력 : SHIFT=0, LOAD=1으로 하면 클록펄스의 하강 에지에서 병렬데이터 DCBA가 들어간다. ② 직렬입력 : SHIFT=1, LOAD=х로 하고 직렬데이터를 MSB부터 SI를 통하여 입력한다. 4개의 클록펄스 입력 후 4비트가 채워진다. ③ 직렬출력 : 저장된 직렬데이터는 클록펄스의 하강 에지에서 MSB부터 QD에서 출력된다. ④ 병렬출력 : 언제나 QD, QC, QB, QA에서 동시에 출력될 수 있다. 입 력 다음 상태 기 능 SHIFT LOAD QD QC QB QA 1 x D SI C B A 불변 상태 병렬 입력 수행 오른쪽 시프트 수행

Section 07 범용 시프트 레지스터

Section 07 범용 시프트 레지스터 3. 74194(4-Bit Bidirectional Universal Shift Registers) PIPO, SISO, PISO, SIPO이 가능한 4비트 레지스터 모드 제어 기 능 S1 S0 1 불변 상태 우측 시프트 수행 좌측 시프트 수행 병렬 입력이 수행 제어표

Section 08 시프트 레지스터의 응용 1. 직렬 데이터 통신 시프트 레지스터는 음성통신을 위한 시스템에서 광범위하게 사용 전자 교환기는 각 전화가입자의 아날로그 음성신호를 ADC(Analog to Digital Converter)를 통하여 디지털 신호로 변환 ADC는 입력 아날로그 신호를 매초 8000번 샘플링(sampling)하여 8비트 병렬데이터로 변환(8000×8=64Kbps). 이것은 다시 병렬입력-직렬출력 시프트 레지스터를 통해서 직렬데이터로 변환 중계선(trunk)의 전송방식에는 T1 방식과 E1 방식이 있음.

Section 08 시프트 레지스터의 응용 중계선의 전송속도 T1 방식 : 24×64Kbps+8Kbps=1544Kbps=1.544Mbps E1 방식 : 32×64Kbps=2048Kbps=2.048Mbps 수신측의 전자교환기에서는 이 직렬데이터를 직렬입력-병렬출력 시프트 레지스터로 병렬 데이터로 변환 24채널(또는 32채널)로 디멀티플렉스하고 각 채널의 8비트 병렬데이터를 64kHz의 DAC(Digital to Analog Converter)에 의하여 원래의 아날로그 신호를 재생 비트 전송의 타이밍 기준을 제공하기 위한 클록을 보내는 선과 또 직렬데이터의 형태(format)를 정의하기 위한 동기신호를 보내는 선이 필요

Section 08 시프트 레지스터의 응용 2. 디지털 금고 비밀번호가 “3, 1, 9, 0”인 경우를 가정 키 패드상의 키 3, 1, 9, 0은 각 플립플롭의 클록입력에 연결 기타 키들은 NOR 게이트의 입력에 연결 비밀번호를 순서적으로 누르면 각 데이터가 오른쪽으로 시프트. 마지막 키 0을 누르면 QD=1이 되어서 금고문이 열림.

Section 08 시프트 레지스터의 응용 3. 시간 지연회로 n비트 직렬입력-직렬출력 레지스터를 사용하면 입력에 가해진 펄스보다 (n-1)T (T는 클록의 주기)만큼 지연되어 출력에서 펄스가 나온다. 예를 들어, 4비트 레지스터를 쓴 경우, 클록 주파수가 1MHz이면 T=1s (=1/106), 따라서 3 s 지연되어 펄스가 나온다. 시간지연(time delay)을 더욱 증가하려면 레지스터를 필요한 개수만큼 직렬연결하고, 클록펄스를 공통으로 사용.

Section 08 시프트 레지스터의 응용 4. 난수발생회로 임의의 랜덤(random)한 수열을 발생하는 회로 후, 하면, QAQBQCQD = 1 1 1 1 펄스가 입력됨에 따라 아래와 같은 상태도를 따름. 초기상태는 0000 이외의 어떤 상태도 가능

11장 레지스터 끝