정전기 방지회로 및 특허출원 현황 - H01L 27/04 중심으로 - 특허청 / 전기전자심사국 전자소자심사팀 정병홍 심사관

목 차 Ⅰ. 정전기란? Ⅱ. 정전기방지회로 Ⅲ. 정전기관련 출원 현황 Ⅳ. 선행기술조사 요망사항

IPC분류 ( H01L27/04 )

What is Electrostatics dQ I = ∼ ∼ dt Static electricity is a well known but liitle understood phenomenon that affects many industries and diverse environments Static charge buildup : Almost every serious ESD problem will have tribocharging as the root cause ! When you rub two materials together electrons or ions are transferred, One material acquires a – charge, the other is +. Called tribocharging. Triboelectric series tends to indicate the polarity and degree of charging. Or by proximately to an electric field (called induction charging).

Electrostatic Discharge Corona Discharge + Arc Discharge + + Charged Body + + + + + + + Discharge = light + sound Surface Discharge

Electrostatic Charging Mechanism φ2 φ1 - e Vs = [V] Contact Voltage After contact Before Contact Φ : Work Function φ2 φ1 - Forbidden Band φ1 φ2 Ef1 φ2 Ef2 φ1 Ef1 Conduction Band d (A) (B) + - (A) (B) How to make free electron ; Heavy Light, Heat, Physical shock + - (A) ε0 (B) Electrons inside Material A flow over to material B

ESD susceptible voltages in various type of Semiconductor Device Semiconductors Type ESD susceptible voltages[V] VMOS MOSFET GaAs FET EPROM JFET OP-AMP CMOS Schottky Diodes FILM RESISTORS Bipolar Transistors SCR Schottky TTL logic 30  1,800 100  200 100  300 100  150 140  7,000 190  2,500 250  3,000 300  2,500 300  3,000 380  7,000 680  1,000 1,000  2,500

How to control the ESD • Materials(Miss-matching) • Grounding(Wrist strap,surface mats,equipment) Machine, Materials Circumstance Human • Human error • Body charging (Clothes,cap,shoes) • Conductivity of the air (Humidity control, Ionizer) • Concentrations of Dust

How to Prevent ESD Conductor Methods Insulator Earth Ground Ionization (Equipment) Earth Ground Ionization Methods Air Humidity Antistatic Materials (Charge Prevention and Shielding) Insulator (LCD & Wafer) Educations

ESD Model

ESD path construction

ESD path construction

ESD path construction

ESD path construction

ESD path construction

ESD path construction

ESD path construction

ESD path construction

ESD path construction

정전기 방지 회로 < 정전기 보호회로도 > 저항 : 내부회로와의 분리용, 105 : 입력 Pad의 (+)전압, 104 : 입력 Pad의 (-)전압, 107 : Vdd와 Vss사이 서지 보호

정전기 방지 회로

정전기 출원 현황 ■ 출원 예 (1) 출원번호 : 10-1998-0045573 청구항 제1항 입력패드와 접지단 사이에 접속된 제1 트랜지스터와, 상기 입력패드와 상기 제1 트랜지스터의 연결부 후단과 내부회로 사이에 접속된 저항과, 상기 저항의 후단부와 접지단 사이에 접속된 다이오드형 제2 트랜지스터와, 전원전압 인가단과 상기 제1 트랜지스터 사이에 접지단을 매개로 접속된 제3 트랜지스터를 구비하는 것을 특징으로 하는 정전기 방지회로.

정전기 출원 현황 ■ 출원 예 (2) 출원번호 : 10-2005-0017689 입출력용 패드와, 제 1 도전 라인을 통하여 상기 입출력용 패드와 연결된 내부회로를 구비하는 반도체 장치의 정전기 방전 보호 회로에 있어서, 상기 제 1 도전 라인과 제 2 도전 라인 사이에 연결된 제 1 모스 트랜지스터와, 상기 제 1 도전 라인과 상기 제 1 모스 트랜지스터의 게이트 사이에 위치하는 바이폴라 트랜지스터와, 상기 제 1 모스 트랜지스터의 게이트와 상기 제 2 도전 라인사이에 연결된 저항과, 상기 제 2 도전 라인과 제 3 도전 라인사이에 연결된 제 2 모스 트랜지스터를 구비하며, 상기 바이폴라 트랜지스터의 베이스에는 상기 내부회로를 구동하는 구동전압이 인가되며, 상기 제 2 모스 트랜지스터의 게이트는 상기 제 1 모스 트랜지스터의 게이트와 결합되어 있는 것을 특징으로 하는 반도체 장치의 정전기 방전 보호 회로.

정전기 출원 현황 ■ 출원 예 (2) < 기존의 회로 > < 출원발명 >

정전기 출원 현황 ■ 출원 예 (3) 출원번호 : 10-2000-0036953 입력패드와, 상기 입력패드와 내부회로 사이에 연결된 저항과, 상기 입력패드와 저항 사이에 연결되어 에미터 접지된 트랜지스터를 구비한 ESD보호 회로에 있어서, 상기 트랜지스터의 베이스 단자와 연결되어 상기 입력패드로부터 이상전압의 인가시 상기 트랜지스터를 턴온시켜 상기 이상전압을 트랜지스터의 에미터 단자를 통해 방전시키는 제어수단을 구비함을 특징으로 하는 ESD보호 회로.

정전기 출원 현황 ■ 출원 예 (3) < Vss 모드에서 전하의 흐름을 나타내는 도면 >

정전기 출원 현황 ■ 출원 예 (3) < Vcc 모드에서 전하의 흐름을 나타내는 도면 >

정전기 출원 현황 ■ 출원 예 (3) < 일반 모드에서 전하의 흐름을 나타내는 도면 >

정전기 출원 현황 ■ 출원 예 (4) 출원번호 : 10-2003-0059483 청구항 제1항 : 입출력(I/O) 패드와 전원 전압(VDD) 라인 사이에 접속된 VDD 정전기방전(ESD) 보호 소자; 상기 I/O 패드와 접지 전압(VSS) 라인 사이에 접속된 VSS ESD 보호 소자; 및 상기 VDD라인 및 상기 VSS 라인 사이에 접속된 파워 클램프 소자로 구성된 I/O ESD 보호 셀을 포함하되, 상기 I/O ESD 보호 셀에서 상기 VDD ESD 보호 소자, 상기 파워 클램프 소자 및 상기 VSS ESD 보호 소자는 각 소자들이 일직선으로 연결되도록 인접하거나 일부 중첩되어 배치된 것을 특징으로 하는 집적 회로 장치.

정전기 출원 현황 ■ 출원 예 (4) : 10-2003-0059483

정전기 출원 현황 ■ 출원 예 (4) < 종래의 회로 > < 이 출원의 정전기 방지 회로 >

정전기 출원 현황 ■ 출원 예 (4) < 정전기 전류 방전 흐름도 >

정전기 출원 현황 ■ 출원 예 (5) 출원번호 : 10-2004-0018062 반도체 기판의 소정 영역에 소자 분리막을 형성하여 코어 셀 영역, 입출력 셀 영역 및 이들 각 영역에서 제 1 소자 및 제 2 소자가 형성될 영역을 확정하는 단계; 상기 코어 셀 영역 및 상기 입출력 셀 영역의 상기 반도체 기판 상부의 소정 영역에 게이트를 형성한 후 상기 게이트 측벽에 스페이서를 형성하는 단계; 상기 코어 셀 영역 및 상기 입출력 셀 영역의 상기 제 1 소자가 형성될 영역의 상기 반도체 기판상에 제 1 활성 영역을 형성하는 단계; 상기 코어 셀 영역 및 상기 입출력 셀 영역의 상기 제 2 소자가 형성될 영역의 상기 반도체 기판상에 제 2 활성 영역을 형성하는 단계; 상기 코어 셀 영역의 상기 게이트 측벽에 형성된 상기 스페이서를 제거하는 단계; 상기 코어 셀 영역 및 상기 입출력 셀 영역의 상기 제 1 소자가 형성될 영역에 이온 주입 공정을 실시하여 상기 코어 셀 영역에 제 1 LDD 영역을 형성하고, 상기 입출력 셀 영역에 제 1 이온 주입 영역을 형성하는 단계; 및 상기 코어 셀 영역 및 상기 입출력 셀 영역의 상기 제2 소자가 형성될 영역에 이온 주입 공정을 실시하여 상기 코어 셀 영역에 제 2 LDD 영역을 형성하고, 상기 입출력 셀 영역에 제 2 이온 주입 영역을 형성하는 단계를 포함하는 정전기 방전 보호 소자의 제조 방법.

정전기 출원 현황 ■ 출원 예 (5) < 기존의 정전기 방지회로 >

정전기 출원 현황 ■ 출원 예 (5) < 이 출원의 정전기 방지회로 > 코아 셀영역(A)에는 LDD구조, 입출력 셀영역(B)는 Abrupt Junction Structure

■ 반도체분야의 정전기 방지관련 특허출원 현황 ● 검색식 (H01L27/04 / IPC, 정전기/자유검색창) ● 출원현황 2000년 : 57건(삼성 4건, 하이닉스 39건) 2001년 : 60건(삼성 9건, 하이닉스 32건) 2002년 : 22건(삼성 2건, 하이닉스 12건) 2003년 : 36건(삼성 5건, 하이닉스 10건) 2004년 : 54건(삼성 4건, 하이닉스 20건) 2005년 : 78건(삼성 9건, 하이닉스 16건) 2006년 : 50건(삼성 7건, 하이닉스 21건) 2007년 : 14건(삼성 1건, 하이닉스 9건)

■ 선행기술조사시 요망사항 - 출원의 주요 독립항의 주요 특징부(종래기술들과는 구별되는 구성 및 효과)를 파악 기재불비도 참고사항으로 기재 - 검색식보다는 출원의 주요 독립항의 주요 특징부 또는 그에 해당하는 키워드에 대해 언급하는 것이 더 유용함 - 검색시에 IPC분류를 한정하지 않는 것이 더 바람직함

■ 선행기술조사시 요망사항 유사특허 검색결과, 선행기술조사 보고서에 첨부 - 동일 출원인의 유사 출원이 있는지를 조사 검색시에 청구범위에서만 검색해보거나, AND/OR 이외의 <near> 연산자 사용 등 다양한 검색기법이 요구됨 - 조사보고서의 문서 형식에 구애받지 말고 조사자의 기타 의견을 자유롭게 기술 (특히 기재불비)

기재불비 사례 ■ 출원번호 : 10-2005-0081314

감 사 합 니 다.