IT CookBook, 아날로그 CMOS 집적회로 설계 7장 “Razabi”2009 잡음 (Noise) IT CookBook, 아날로그 CMOS 집적회로 설계 7장 “Razabi”2009

1 잡음의 통계적 특성 2 잡음의 종류 3 회로에서 잡음의 표현 4 단일단 증폭기에서의 잡음 5 차동 쌍에서의 잡음 6 잡음 대역폭

잡음의 어떤 특성이 예측될 수 있는가? 전자 잡음 잡음의 평균 전력이 예측 가능함. 회로에서 대부분의 잡음 소오스는 일정한 전력 값을 가짐

평균 잡음 전력 또는, 간단히 나타내면

잡음 스펙트럼

잡음 스펙트럼 (a) : 중심 주파수 f1과 1 Hz 대역폭을 가진 대역통과 필터에 x(t)를 적용하고, 출력을 제곱하고 장기간에 걸쳐 평균을 계산하여 SX( f1)을 구함 (b) : 다른 중심 주파수를 가진 대역통과 필터에 절차를 반복하여 SX( f )의 전체 형태를 얻을 수 있음 무작위 공정의 PSD 자체가 불규칙적일 수 있으나, 우리가 관심을 가진 잡음 소오스의 대부분의 경우 예측 가능한 스펙트럼을 가짐

잡음 형태 스펙트럼 SX( f )를 가진 신호가 전달 함수 H(s)를 가진 선형 시 불변 시스템에 가해지면, 출력 스펙트럼은 다음과 같음 전달 함수가 형성한 잡음 일반적인 전화기는 대역폭이 약 4 kHz이기 때문에 전화기 사용자 음성의 고주파 성분을 억제함 이러한 제한된 대역폭 때문에 xout(t) 는 xin(t) 보다 느린 변화를 보임

상관 잡음원 3차항은 비상관 잡음원에 의해서 제거됨.

상관 및 비상관 잡음원 경기가 시작되기 전에 수많은 대화가 진행되고, 비상관 잡음을 발생시킴 게임 중, 관객은 동시에 박수를 치거나 환호를 보내 보다 높은 전력 수준에서 상관 잡음을 생성함

열잡음 저항 R의 열잡음은 단면 스펙트럼 밀도로 일련의 전압 소오스로 모델링할 수 있음 저항의 열잡음은 병렬 전류 소오스로도 표현할 수 있음

예제 7-1) RC회로에서의 잡음 스펙트럼

MOS 열잡음 MOS 트랜지스터도 열잡음을 갖음 가장 중요한 소오스는 채널에서 발생한 잡음임. 매개변수 는 일반적으로 장채널에서는 2/3임 초미세 소자에서는 2.5가 까지도 됨.

FET 저항 잡음원 게이트, 소오스 및 드레인 재료는 유한한 저항 값을 가져 잡음을 유도함. 상대적으로 넓은 트랜지스터의 경우 소오스와 드레인 저항은 일반적으로 무시할 수 있음 게이트 분포 저항은 주목해야 할 경우도 많음 좌측 끝 단위 트랜지스터는 RG 일부의 잡음을 보는 반면, 우측 끝 단위 트랜지스터는 RG 대부분의 잡음을 봄 집중 저항 R1은 분포 게이트 저항임

FET 플리커 잡음 실리콘 결정은 인터페이스의 마지막에 도달하기 때문에 많은“불포화”결합이 일어나 에너지 상태를 추가로 높임 전하 운반자가 인터페이스에서 이동하면서 일부는 불규칙적으로 인터페이스에 트래핑되고, 나중에 에너지 상태를 방출하여 드레인 전류에“플리커”잡음을 유도함

플리커 잡음 코너 1/f 잡음“코너 주파수”로 불리는 교차점은 대역 교차 주파수의 어떤 부분이 플리커 잡음에 의해 가장 영향을 받는지를 측정하는 데 사용함

회로에서 잡음의 표현 어떻게 잡음 영향을 정량화할 것인가? 입력을 0으로 설정하고 출력에서 회로의 다양한 잡음 소오스로 인한 전체 잡음을 계산하는 것이 일반적인 방법임 사실, 이러한 방법은 실험실이나 시뮬레이션에서 잡음을 측정하는 데 사용함

회로에서 잡음 예제 7.7 M1 열 잡음 + M1 플리커 잡음 + RD 열 잡음

입력 참조 잡음 입력 참조 잡음은 차동 회로와 비교하기 위한 가상의 성분임 회로의 모든 잡음 소오스의 영향을 입력에서 단일 소오스 으로 표현하여 (b)의 출력 잡음이 (a)의 출력 잡음과 같게 함 전압이득이 Av이면 반드시 인 관계가 성립함 즉, 이와 같이 간단한 상황에서 입력 참조 전압은 이득으로 출력 잡음 전압을 나눈 값과 같음

예제 7.7

입력 전압 잡음이 충분한가? 회로의 입력 참조 잡음 전압은 임 회로의 입력 참조 잡음 전압은 임 앞선 단이 테브닌 등가식으로 모델링하고 유도 출력 임피던스를 갖고 있다고 가정함 (b) 잡음 계산을 위한 회로를 (c) 와 같이 단순화하고, L1이 증가함에 따라 출력 잡음이 증가하는지 살펴보면, L1s와 1/(Cins) 간 전압 분할로, M1의 게이트와 출력에서 의 효과는 L1이 무한대로 접근함에 따라 사라짐 이 결과는 회로의 출력 잡음이 이고 L1과 Cin이 독립적이기 때문에 옳지 않음

입력 참조 잡음 전압과 전류 회로가 유한한 입력 임피던스를 갖고 있으면, 입력 참조 잡음을 단순히 전압 소오스 만으로 모델링하는 것은 소오스 임피던스가 커져 출력 잡음이 사라진다는 것을 암시하므로, 잘못된 결론에 도달함 이 문제를 해결하기 위해 직렬 전압 소오스와 병렬 전류 소오스를 모두 이용하여 입력 참조잡음을 모델링하여, 이전 단의 출력 임피던스가 큰 값을 가져 의 효과를 줄이고, 잡음전류 소오스가 여전히 유한한 임피던스로 흘러가 입력에서 잡음을 발생시키도록 함 의 이 선형 2포트 회로의 잡음을 표현하는 필요충분조건임을 증명할 수 있음

입력 참조 잡음 전압과 전류 어떻게 과 을 계산할 수 있을까? 어떻게 과 을 계산할 수 있을까? (a) 처럼 소오스 임피던스가 0이면, 은 을 통과하여 흘러가고 출력에 아무런 영향도 끼치지 않음 . 출력 잡음은 오로지 에 의해서만 발생함 (b) 와 같이 입력이 개방되면, 은 아무런 영향을 발휘하지 못하고, 출력 잡음은 에 의해서만 발생함

잡음 계산을 간단하게 만들어 주는 보조 정리 (c) 에서 (d) 에서 잡음 소오스는 드레인-소오스 전류에서 게이트 전압으로 임의의 Zs에 의해서 게이트 직렬 전압으로 전환될 수 있음

소오스 공통단

게이트 공통단 채널 길이 변조를 무시하고, M1과 RD의 열잡음을 전류 소오스 2개로 표현함 낮은 입력 임피던스 때문에 낮은 주파수에서도 입력 참조 잡음 전류를 무시할 수 없음 입력 참조 잡음 전압을 계산하기 위해, 입력을 접지하고 오른쪽 그림의 (a)와 (b)의 출력 잡음을 같게 놓음

게이트 공통단 (r0 클 때)

게이트 공통단 바이어스 M2의 잡음 전류는 입력 참조 잡음 전류에 직접 더해지므로M2의 트랜스컨덕턴스 (gm2)를 최소화하는 것이 바람직함 주어진 바이어스 전류에 대해, gm2 = 2ID2/(VGS2 – VTH2) 이기 때문에, M2에 대한 보다 높은 드레인 소오스 전압을 의미하며, 더 큰 Vb 값이 필요하며 출력 노드에서 전압 스윙을 제한함

게이트 공통단 1/f 잡음 대응하는 트랜지스터의 게이트와 직렬로 연결된 전원 소오스로 각 1/f 잡음 발생기를 모델링함 M0와M4의 1/f 잡음은 무시됨 뒷 장에서 자세한 계산을 함

게이트 공통단 1/f 잡음

소오스 팔로워 상대적으로 높은 주파수에서도 회로의 입력 임피던스가 매우 높기 때문에, 일반적인 구동 소오스 임피던스의 경우, 입력 참조 잡음 전류는 보통 무시할 수 있음

캐스코드 단

차동 쌍에서의 잡음 차동 쌍 입력 참조 잡음 소오스를 포함한 회로 낮은 주파수에서 작동할 때, 의 크기는 일반적으로 무시할 수 있음

차동 쌍에서의 잡음

차동 쌍에서의 잡음 의 열 요소를 계산하기 위해, 입력을 단락 하여 우선 전체 출력 잡음을 구하고([그림 7-45(a)]), 회로의 잡음 소오스가 상관관계가 없기 때문에 전력량의 중첩이 가능함 In1과 In2는 상관관계가 없기 때문에, P 노드를 가상 접지로 할 수 없어 반쪽 회로 개념을 적용하기가 힘듬 각 소오스의 효과를 개별적으로 유도함. [그림 7-45(b)]에서, In1의 기여도는 우선 회로를 [그림 7-45(c)]로 축소하여 구함. 이 그림과 채널 길이 변조를 무시하여, In1의 반이RD1으로 흘러가고 나머지 반이M2와RD2로 흘러간다는 것을 증명할 수 있음 [그림 7-45(d)]에서처럼, 이것은 In1을 상관관계가 있는 전류 소오스 2개로 나누고 출력에서 영향을 계산하여 증명할 수 있음

차동 쌍에서의 잡음

차동 쌍에서의 잡음

잡음 대역폭 ωp1 이상 잡음 요소는 무시할 수 없기 때문에, 스펙트럼 밀도 아래 전 부분을 계산하여 전체 출력 잡음을 계산해야 함 (a) (b) 와 같이 종종 전체 잡음을 간단히 V02·Bn으로 표시하는 것이 유용함 Bn : “잡음 대역폭(noise bandwidth)” 동일한 저주파 잡음 V02을 가진 회로를 비교할 수있지만, 다른 고주파 전달 함수를 갖는 회로의 비교는 불가능함

IT CookBook, 아날로그 CMOS 집적회로 설계 7장 끝 Thank You ! IT CookBook, 아날로그 CMOS 집적회로 설계 7장 끝