TSV Testing challenges [한국테스트학술대회 Tutorial] 2013. 06. 17 정우식 woosik.jeong@sk.com
Package 발전 방향 소형화 고성능, 고화질 저전력 고용량 Source from Web.
Bonding PAD & WIRE (기존) bonding pad 를 통해 wire로 bonding pad로 chip외부와 연결 wafer level test 가능 Source from Web.
고속 고성능 메모리
TSV (Through Silicon Via) TSV 는 bonding pad 보다 1) 작을 수 있고 2) 밀집될 수 있다. 1st 2nd 3rd 4th Chip TSV
Package 형태 비교 Wire Bond TSV stack (동일 chip) TSV stack (Slave + Master) Core Die Logic Die Interposer GPU Substrate IO Wire Bond TSV stack (동일 chip) TSV stack (Slave + Master) TSV stack (SIP 구조) RDL, Wire loading 적층의 한계 고속동작 어려움 수십개의 I/O 용량 증대 소모전류감소 Data BW 증대 (Multi-IOs) (수천개의 IO) 난이도 ↑, Cost ↑, Bandwidth ↑ (IO수, 소모전류 ↑)
Test Flow Wire Bond TSV (KGSD) Wafer level test는 어떻게? WFBI Cell repair Ass’y Speed test Burn-in PKG test Wafer test Cell Repair Wafer test(Slave) Repair Wafer test(Master) Stack Ass’y KT3H/C Stack 후 Repair Repair 검증 High Speed TSV Repair Burn-in ?? SiP Wafer level test는 어떻게? (Bonding Pad or uBump direct probing) Probe Card 제작 Test time 해야 하는가? 열화 방지, test time 효율적인 KGSD Repair 방법 수천개의 uBump를 어떻게 보장할까?
Probe Card & Test system Conventional DRAM (현재) KGSD Pin수 수십/DUT 수만/PC 수천/DUT ?? Needle type MEMs Cantilever Vertical ?? Parallel 128~1024 기타 가격, 난이도, test time, 소모전류
Wafer level Burn-in Fail rate time Conventional DRAM (현재) KGSD Infant mortality Normal Life End of life wear-out Conventional DRAM (현재) KGSD Package type Package KGSD (wafer level?) Loading type Burn-in Chamber Chamber or Prober?? Parallel 10k~20k ?? 기타 TSV 열화??, test time, 소모전류
RA & Repair (KGSD) Wafer (H) Wafer (C) KGSD Conventional DRAM (현재) Logic die Core die Repair data Repair data?? Conventional DRAM (현재) KGSD Repair stage Wafer / Package Wafer & KGSD Repair type Metal Fuse/e-fuse E-fuse?? Repair bit수 수백 bits/수 bit 수백 bits/수십 bit?? 기타 KGSD RA 필요성, 가용 장치, 적정 redundancy 수, data 처리
… uBump direct testing Conventional DRAM (현재) KGSD 필요성 필요 없음 Logic die Core die … Conventional DRAM (현재) KGSD 필요성 필요 없음 최소 한번은 해야 하는가? 방법 Direct probing? 기타 ESD 평가&보장, 가용 장치
Summary TSV 는 bonding pad 보다 작고 많다. Test 필요한 pin수가 많아진다. 동작 pin수가 많아져서 소모전류가 커진다. Stack후 RA & Repair가 필요할수도 있다. 메모리 + SoC + test system + Probe Card 협력필수 테스트 infra가 크게 바뀔 것 이다.