Ch. 1 반도체 이론

1-1.원자의 구조 원자: 물질의 특성을 유지하는 원소 중의 아주 작은 입자 Bohr 원자 모델 원자(atom): 원자핵 + 전자 원자핵(nucleus): 양성자 + 중성자 양성자(proton): 양(+)로 대전된 입자 중성자(neutron): 비대전된 입자 전자(electron): 음(-)으로 대전된 입자 원자의 구성: 특정 수의 전자와 양자의 수를 갖는다

1-1.원자의 구조 원자번호와 질량 원자번호(atomic number): 전기적으로 중성인 원자 속의 전자수 = 양성자 수 주기율표: 원자번호와 질량 순으로 배열 중성상태: 모든 원소의 원자는 양성자의 수와 동일한 전자 수를 갖으므로 전기적 중성 양성자의 양전하와 전자의 음전하가 서로 상쇄되어 총 전하량은 0 전자각과 궤도 전자는 핵으로부터 불연속적인 거리의 궤도에서 회전 전자의 에너지  불연속적인 에너지 에너지 레벨(준위) 궤도(orbit): 원자핵으로부터 각각 불연속으로 떨어진 거리  특정에너지 준위에 대응 각(Shell)으로 알려진 에너지대(band)로 분류 각과 에너지대는 궤도가 모여서 이루어짐 개개의 각은 허용된 에너지 준위에서 한정된 수의 최대전자를 갖는다.

1-1.원자의 구조 각(shell) 내에 전자의 수 각 내에 존재하는 궤도의 수 : n2 Ne; 원자의 각 shell내에 존재할 수 있는 최대 전자의 수 Ne = 2n2 K  n = 1, L  n = 2, M  n = 3 N  n = 4…… 주어진 원자 내의 모든 각은 최외각을 제외하고 전자가 완전히 채워져야 한다.

1-1.원자의 구조 가전자 (Valence electron) 이온화 (Ionization) 가장 높은 에너지 준위를 갖는 전자 최외각에 존재 (최외각 전자) 인력 최소 가전자각(Valence shell): 최외각 가전자: 최외각에 존재하는 전자 화학적 반응 전기적 특성 이온화 (Ionization) 가전자가 충분한 에너지 획득  원자에 대한 구속력 상실  최외각 이탈 (자유전자: free electron)  (+) 전하증가  양이온  (-) 전하증가  음이온

1-2. 반도체, 도체 및 절연체 모든 물질은 원자로 구성 원자의 구조가 물질의 전기적 특성을 결정 원자의 구성 : 가전자각(Valence shell), 코어(Core) – 내부각(Inner shell), 핵 도체 (Conductor) - 전류가 흐르는 물질 동 (Cu), 은(Ag), 금 (Au) 및 알루미늄 (Al) 등 느슨하게 묶인 가전자들의 이동  전류 생성 절연체 (Insulator) – 전류가 흐르지 못하는 물질, 가전자가 원자에 강하게 속박 산화막 (SiO2), 고무 등 반도체 (Semiconductor) - 전류를 흘릴 수 있는 능력을 가진 도체와 절연체 사이에 존재하는 물질 Si, Ge, C, GaAs,

1-2. 반도체, 도체 및 절연체 에너지대 (Energy band) Energy gap: 가전자가 가전자대에서 전도대로 이동하기 위해 필요한 에너지 양 전도대(Conduction band) :전도대에 들어간 전자는 물질 내를 자유롭게 움질일 수 있는 자유전자가 된다.

1-2. 반도체, 도체 및 절연체 도체 원자와 반도체 원자 비교 Si과 Ge 4개의 가전자 Si (3번째 각). Ge (4번째 각)  Ge에 적은 에너지 필요  온도 : Ge 불안정 Si 이 반도체 물질로 많이 사용 Si Cu 원자가 14 29 코어(양자, 전자) +4 (14, -10) +1(29, -28) 인력 Large Small

1-3. 공유결합 인접한 4개의 원자들과 결합 8개의 가전자  화학적 안정 진성 반도체(Intrinsic semiconductor) – 불순물이 없는 순수한 반도체 외인성 반도체 (Extrinsic semiconductor) – 불순물이 있는 반도체

1-4. 반도체내에서의 전도 여기되지 않은 실리콘 원자의 에너지대 다이어그램 전도대에 전자가 존재하지 않는다. 절대온도 0K인 경우

1-4. 반도체내에서의 전도 전도 전자 (Conduction electron)와 정공(hole) 주위에서 충분한 열에너지를 받아 실리콘 원자의 일부 가전자가 가전자대와 전도대 사이의 에너지 갭을 뛰어 넘을 충분한 에너지를 얻으면 전도대로 올라가 자유전자 발생 이 자유전자를 전도전자라 한다. 전자가 에너지를 받아 전도대로 올라가면 전자-정공 쌍 형성 (Electron-hall pair) 재결합(Recombination) – 전도대의 전자가 에너지를 잃고 가전자대의 정공 속으로 다시 떨어져 결합

1-4. 반도체내에서의 전도 전자전류와 정공전류 전자전류: 자유전자들의 이동  전류 (electron current) 정공전류: 정공들의 이동 (hole current)

1-5. n형과 p형 반도체 도핑 (doping) 순수 반도체에 불순물을 넣어 전자또는 정공의 수를 증가 시키는 과정 전도성 증가 n형 반도체- 전자의 수를 늘리기 위해 5가의 불순물 원자 첨가: 비소(As), 인(P), 비스무스(Bi), 안티몬(Sb)  도너 원자 (donor atom) 다수반송자 (majority carrier): 전자, 소수반송자 (minority carrier): 정공 P형 반도체 – 정공의 수를 늘리기 위해 3가 불순물 원자 첨가: 알루미늄(Al), 붕소(B), 인듐(In), 갈륨(Ga)  어셉터 원자 (acceptor atom) 다수반송자 (majority carrier): 정공, 소수반송자 (minority carrier): 전자

1-6. 다이오드 (Diode) PN 접합 형성 공핍층 (depletion region) n 영역의 전자  p영역으로 확산 (밀도차)  PN 접합 부근 정공에 들어감  공핍층 형성 공핍층 (depletion region) 공핍: 전자가 접합을 넘어 확산됨에 따라서 PN 접합 부근 영역의 전하반송자 (전자 or 전공)이 결핍되는 현상  접합을 넘어 계속 움직이는 전자들의 장벽으로 작용 장벽전위 (barrier potential ): 이 공핍영역 양단의 장벽을 넘어 전자들이 움직이는데 요구되는 에너지 양 (전위차)  바이어스 (bias) Si: 0.7 V, Ge: 0.3 V

1-6. 다이오드 (Diode) PN 접합의 에너지 다이어그램과 공핍 영역

1-7. 다이오드 바이어스 순방향 바이어스 (forward bias) 순방향 Bias의 조건 VBIAS 의 (-)쪽은 다이오드 n영역에 VBIAS의 (+)쪽은 다이오드 p영역에 연결 VBIAS 는 장벽전위보다 커야 한다. 순방향 바이어스의 영향 많은 전자들의 이동  (+)이온  많은 정공들의 이동  (-)이온  공핍층 영역  VBIAS > 장벽전위

1-7. 다이오드 바이어스 순방향 바이어스 (forward bias) 다수의 반송자가 흐름

1-7. 다이오드 바이어스 역 바이어스 (Reverse Bias) p형(-)단자 연결, n형 (+)단자 연결 (+) 쪽 전자이동, (-) 쪽 정공이동  공핍층 증가 역전류(reverse current): 매우 적은 전류  P영역 소수전자와 N영역 소수 정공 소수전자 역방향 바이어스가 가해진 경우 전류가 거의 흐르지 않는다.

1-7. 다이오드 바이어스 역항복(reverse breakdown): 역전압 증가  에너지증가(소수전자)  애벌런치 (avalanche) 효과 발생 그림과 같은 전자의 증가를 애벌런지라고 함  avalanche breakdown 공핍영역 통과, 정공과 재결합 없이 N영역 통과  높은 역전류 발생 (PN 구조 손상) 원자 소수전자

1.8. 다이오드의 전압-전류특성 순방향 바이어스를 가한 경우의 V-I특성 동저항(dynamic resistance)-동적또는 교류저항 rd' = VF/IF

1.8. 다이오드의 전압-전류특성 역방향 바이어스의 V-I 특성 항복전압 (Breakdown voltage)

1.8. 다이오드의 전압-전류특성 전영역의 V-I특성곡선

1.8. 다이오드의 전압-전류특성 온도 효과 온도  순방향: 전류 , 전압   역방향: 전류 

1.9. 다이오드 (Diode) 모형 다이오드의 구조와 기호 바이어스 연결

1.9. 다이오드 (Diode) 모형 이상적인 다이오드 모델 순방향: 스위치 ON VF = 0V, IF = VBIAS/RLIMIT 역방향: 스위치 OFF IR = 0A, VR = VBIAS

1.9. 다이오드 (Diode) 모형 실용 다이오드 모형 장벽 전압(VF) 고려 Si: 0.7 V, Ge: 0.3 V 순방향 VF=0.7V IF = (VBIAS – VF)/RLIMIT 역방향 : IR = 0A, VR = VBIAS

1.9. 다이오드 (Diode) 모형 완벽 다이오드 모델 순방향 동저항 (rd'), 내부 역저항 (rR'), 장벽전위 (VF) 모두 고려 순방향 일때 VF = 0.7V + IF rd' IF = (VBIAS – 0.7V)/(RLIMIT + rd')

예제 1-1 rd' = 10 , VBIAS =5V, RLIMIT = 1k, Vt = 0.7V 일때 VF , IF, VLIMIT? 이상적인 모델: VF = 0V IF = VBIAS /RLIMIT = 5/1k=5 mA, VLIMIT = IF RLIMIT =(5m)(1k)=5V 실질적인 모델: VF = 0.7V IF = (VBIAS – 0.7V)/RLIMIT = (5-0.7)/1k=4.3mA VLIMIT = (4.3m)(1k)=4.3V 복잡한 모델: IF = (VBIAS – 0.7V)/(RLIMIT + rd') = (5-0.7)/(1k+10)=4.26mA VF = 0.7 + IF rd'=0.7+(4.26m)(10)=743mV VLIMIT = (4.26m)(1k)=4.26V

예제 1-1 IR=1A 일때 IR,VR, VLIMIT? 이상적인 모델, 실질적인 모델: IR = 0A, VR =VBIAS = 5V VLIMIT = 0V 복잡한 모델: IR=1A , VLIMIT= IRRLIMIT=(1)(1k)=1mV, VR=VBIAS-VLIMIT= 5-1m = 4.999V