PCB 설계규격

배선 기준표 항 목 Class 1 Class 2 Class 3 Class 4 Class 5 Class 6 배선 폭 배선간격 항 목 Class 1 Class 2 Class 3 Class 4 Class 5 Class 6 배선 폭 배선간격 (최소도체간격) 배선 Grid 사용 Via (Drill-Land) 0.3 0.2 0.15 0.5-1.0 0.25 0.125 0.4-0.7 0.1 0.18 0.09 0.3-0.6 0.16 0.08 0.14 0.07 0.25-0.5 * 위 배선폭은 설계시 CAD상의 설정치수이며 최종 제작된 PCB의 배선폭은 설계치보다 약 2/100 ~ 3/100 정도 작게 나온다. Via Land Via Drill 배선폭 A(Via-Pattern) A(Land-Land) A(Pattern-Pattern) A(Land-Pattern) 최소도체간격=A

배선금지대 1 배선은 PCB외곽으로부터 0.3mm이상의 거리를 둔다. 0.3 0.3

배선금지대 2 기구홀, V-Cut 면, Missing Hole로부터는 0.5mm 이상 거리를 두고 배선한다. 0.5

내층분리선 내층 분리선은 0.3mm로 한다. 0.3 DGND PLAN AGND PLAN

0.3 내층의 외곽부 금지대 내층의 동박면은 PCB 외곽으로부터 0.3mm 이상의 거리를 둔다. DGND PLAN AGND PLAN

내층 접속이 불가능한 홀의 처리방법 각홀이나 장공, PCB의 한쪽면에만 동박이 있는 홀, 또는 홀크기가 2.1mm 이상의 홀은 직접 내층과 잘 도통이 되지 않으므로 보조 Via를 구성한다. 보조 Via 각홀 장공 대형 홀

Through Hole제작법 아래의 경우는 Drill Size 0.9 일때의 기준이며 Land경과 Power경은 Drill Size의 크기에 따라 더하는 값은 비례적으로 적용한다. Drill Land Resist Power Drill경 : 부품 Pin의 굵기를 참조하여 설정(Normal: 0.9) Land경 : Drill+0.5 Resist경 : Land+0.1 Power경 : Drill+0.8

Drill Land Resist Power 비고 권장 표준 Through Hole 0.3 0.4 0.5 0.7 0.9 1.0 1.2 1.5 2.0 0.6 0.8 1.4 1.6 1.8 2.3 3.0 1.1 1.3 1.7 1.9 2.4 3.1 2.2 2.5 3.2 Via용

None Through Hole제작법 Drill Resist 배선금지대 Power Resist경 : Drill+1.0 Power경 : Drill+1.5 배선금지대: Drill+2.0 * NTH Mark : 모든 배선층에 공통으로 Drill Size보다 작은 2개의 Circle Line을 넣어둔다.

SMD Land Size Pitch Width 0.5 0.65 1.0 1.27 0.3 0.4 0.6 Land길이 : L+0.6+0.3 Land폭 : Pitch의 약 3/5로 한다. L 길이 P W 0.3 0.6 폭 Pitch Width 0.5 0.65 1.0 1.27 0.3 0.4 0.6

적정한 Land Size범위 * 일반적인 SOP IC의 예 * Land IC와 Land의 안전 Solder Bridge 길 위치 비뚤어짐 영역 영역 이 (L) Solder 부족영역 Land폭 (W)

부품 Pin의 Pitch에 따라 Land Size를 구하며 BGA Land Size(1) 부품 Pin의 Pitch에 따라 Land Size를 구하며 특히 부품 Catalog를 참조할 때 Top View인지 Bottom View인지 주의한다. Pitch Land * 도면의 Bottom View 표기 주의

BGA Land Size(2) 1. 원칙적으로 PCB 제조 업체의 권장 치수를 받는게 좋다. Pitch Land Via Land Via Hole 1. 원칙적으로 PCB 제조 업체의 권장 치수를 받는게 좋다. 2. 핀의 Pitch 따라 아래표를 참조하여 Land Size와 Via를 정한다. 3. Pitch가 0.65이하의 BGA는 BVH(1-2층간 비아사용)기판으로 제작하여야 한다. 배 선 Pitch Land Via Hole BGA부 배선 기 타 0.5 0.65 0.27 0.3 0.1 0.15 0.075 Blind Via만 배선 가능 * 주의: BGA부품영역 바깥에서는 배선을 굵게 처리한다.

BGA Land Size(3) Pitch Land Via Hole 배 선 Via Land Pitch Land Via Hole 배선 기 타 0.65 0.75 0.8 1.0 0.3 0.35 0.4 0.45 0.5 0.6 0.2 0.25 0.1 0.12 PCB두께 0.8T 이하만 제작가능 주의 1) BGA부품영역 바깥에서는 배선을 굵게 처리한다. 2) 0.65mm Pitch의 BGA는 PCB 두께 0.8T 이하만 관통 비아로 제작 할 수 있다.(두께 1.0~1.6T는 샘플만 제작 가능)

배선폭에 따른 전류통과량 Drill 徑 (mm) (도금25um) 허용상승온도10’ 전 류 용 량 (A) 도 체 폭 (mm) 배선폭에 따른 전류통과량 허용상승온도10’ 전 류 용 량 (A) 도 체 폭 (mm) 도 체 두 께 (um) 도체 단면적(mm)

* 상하 마주보는 층의 배선방향은 X,Y방향으로 교차할것. 층 설정 * 상하 마주보는 층의 배선방향은 X,Y방향으로 교차할것. 1층 Comp(Top) 2층 GND 3층 VCC 4층 Sold(Bottom) 3층 Signal(Int.1) 4층 Signal(Int.2) 5층 VCC 6층 Sold(Bottom) 2층 Signal(Int.1) 3층 GND 4층 VCC 5층 Signal(Int.2) 4층 6층 6층(BVH)

주요 Chip Pad Size (R,C,Tantal공통) 형 명 (Inch) Tantal A B C 1005 (0402) 1608 (0603) 2012 (0805) 3216 (1206) 3225 (1201) 3528 (1411) 4532 (1812) 5025 (2012) 5832 (2312) 6432 (2512) 7343 (2917)      P type A type B type C type D type 0.7 0.9 1.3 1.7 1.8 1.9 2.0 2.3 2.5 2.4 0.6 0.8 2.7 2.8 3.4 3.3 1.1 3.1 3.2 4.5 5.1 5.3 6.9 6.5 A C B

SMD형 전해Cap Size 형 명 Body(X,Y) A B C - D55 E55 F55 F60 H63 H10 J10 3.3 x 3.3 4.3 x 4.3 5.3 x 5.3 6.6 x 6.6 8.3 x 8.3 10.3 x 10.3 2.5 2.6 3.0 3.5 4.5 4.2 4.4 1.0 1.2 1.5 2.0 3.2 3.6 5.4 6.8 7.3 8.9 A B Y X C

SMD IC Package 形名 1 SVP(Surface Vertical-Mount Package) SOP(Small Outline Package) TSOP(Thin Small Outline Package) SOJ(Small Outline J-lead Package)

SMD IC Package 形名 2 QFP(Quad Flat Package) QFJ(Quad Flat J-lead Package) LCC(Leadless Chip Carrier) LCC SOJ(Leaded ChipCarrier SOJ) BGA(Ball Grid Array)

DIP IC Package 形名 SIP(Single Inline Package) ZIP(Zig-zag Inline Package) DIP(Dual Inline Package) PGA(Pin Grid Array)

Check list 1. 외형도의 치수와 사양은 바른가 13 .중요 Line의 처리는 잘 되었는가 2. Catalog대로 Library는 만들어졌는가 14 .동박면과 Thermal처리는 잘 되었는가 3. TR,Diode등 3단자 부품의 극성은 바른가 15 .SMD부품 Pad로부터 배선은 바르게 인출했는가 4. 부품금지구역내에 배치한 부품은 없는가 16 .모든 배선은 외곽과 적정거리를 유지하였는가 5. 지정부품의 위치는 지시대로인가 17. 내층이 고립되거나 분리통로가 좁지 않은가 6. 부품간 이격거리는 적정한가  18 .내층Thermal 도통부는 2곳이상 열려있는가  7. 극성부품의 방향은 지켰는가 19.인식마크는 설치하였는가 8. 각 Layer별 층 표시는 바른가 20.Drill Data가 빠진곳은 없는가  9. Silk Mark는 바르게 기입되었는가 21. Solder Resist가 빠진곳은 없는가 10 . Pin번호는 바르게 기입하였는가 22. Board의 특수사양은 지켜졌는가  11. Silk문자는 바르게 기입되어 있는가 23. 수정요구사항은 빠지지 않고 반영되었는가 12. 90도나 비뚤어진 배선은 없는가

QFP Library miss #1 0.25mm 만큼 핀열이 우측으로 가 있다.

QFP Library miss #2 0.5mm핀 간격의 부품을 사용하여야 하나 0.65mm 인 부품을 잘못 선택하였다.

QFP Library miss #3 144핀 부품이나 160핀 부품을 사용하였다.

QFP Library miss #4 핀열과 열의 거리가 1.0mm 더 크다...

QFP Library miss #5 좌,우 핀열이 위로 0.5mm만큼 올라가 있다.

QFP Library miss #6 73번에서 108번까지의 핀순서가 반대방향으로 설정되어 있다. Go back check list shweee~

Chip dimension spec error 도면의 치수중 G부분이 0.1 inch = 2.54mm이나 0.1 inch = 1.27mm로 되어 있어 1.27mm로 설계불량 발생.

IC Chip의 습기에 의한 파손

또 바여... ^^