제 9 장 반도체(Semiconductors) 9.1 원자이론 9.2 반도체 9.3 PN접합 다이오드 David Bohr 2007년 1학기 전기전자공학개론

주기율표 알칼리금속 전이금속 기타금속 반도체 비금속 할로겐 기체 2007년 1학기 전기전자공학개론

원자의 Bohr 모델 전자의 수 =양자(양성자)의 수 전자의 전하 총합 = 양자의 전하 총합 전자의 회전궤적 ….K, L, M, N 등으로 표기 평형궤적 = 최 외곽 궤적(물리적, 화학적 성질을 결정) 전자에 가해지는 견인력은 내부 회전궤적에서 더 강하다 최 외곽 전자에 가해지는 견인력은 약하다 모든 전자들은 일정한 에너지를 가지고 핵 주위를 회전하지만 전자들이 가질 수 있는 에너지 준위는 불연속적이다-도전성 준위/평형준위 2007년 1학기 전기전자공학개론

원자의 결합 원자의 결합시 전하의 평형을 이루려 한다(전자의 수=양자의수) 최외곽 궤적에는 8개의 전자가 있어야 한다(예외:헬륨은 2개) 원자는 자신의 상태를 안정화 시키기 위하여 반응 혹은 결합한다. 원자결합의 3가지 유형 전자결합(이온결합) : 한 원자가 다른 원자에 전자를 주면서 결합 공유결합 : 원자들이 전자를 공유한다. 금속결합 : 전자가 격자 구조 내를 자유롭게 이동할 수 있다. 전자결합 공유결합 금속결합 Na + Cl Na Cl- Si Cu+ 2007년 1학기 전기전자공학개론

고체의 에너지 준위와 전기전도 원자들이 결합하여 분자를 구성하면 에너지 준위가 형성된다 부피가 1cm2인 물질의 저항 예 원자들이 결합하여 분자를 구성하면 에너지 준위가 형성된다 부피가 1cm2인 물질의 저항 예 부도체 : 수백만 W 도 체 : 0.000001 W 반도체 : 300 W 전도대-가전자가 원자의 핵의 구속으로부터 해방되어 전도에 기여할 수 있는 자유전자가 되는 데 필요한 에너지 준위 금지대-가전자가 전도성을 갖기 위하여 필요한 에너지 금지대의 폭은 eV의 단위로 표시 1eV – 1V의 전위차에 의해 하나의 전자가 얻거나 잃는 에너지 부도체의 경우 금지대는 약 6eV 이상 2007년 1학기 전기전자공학개론

반도체 Si나 Ge의 공유결합 반도체의 사면체 결정 격자구조 공유결합에 대한 도식적 표현 Si Si 공유결합에 대한 도식적 표현 Si Si 실리콘/게르마늄-주기율표상 4족원소로 대표적인 반도체 최외곽전자가 4개이므로 주변 4개의 원자와 공유결합으로 최외곽전자를 8개로 만든다 진성 반도체-매우 순도가 높은 결정체 Ge : 불순물 농도가 1:108 Si : 불순물 농도가 1:1013 이하 2007년 1학기 전기전자공학개론

웨이퍼 실리콘 웨이퍼(Silicon Wafer) 오늘날 반도체 소자 제조용 재료로서 광범위하게 사용 다결정의 실리콘(Si)을 원재료로 하여 만들어진 단결정실리콘 박판 실리콘은 일반적으로 산화물 실리콘(SiO2)으로 모래, 암석, 광물 등의 형태로 존재하며 이들은 지각의 ⅓정도를 구성하고 있어 지구상에서 매우 풍부하게 존재하고 있다 실리콘으로 만들어진 실리콘 웨이퍼는 넓은 Energy Band gap(1.2eV)을 가지고 있기 때문에 비교적 고온(약 200℃ 정도까지)에서도 소자가 동작할 수 있는 장점이 있다 암석에서 추출된 실리콘은 정제과정을 거쳐 고순도 다결정 실리콘으로 형성되고 이를 단결정 실리콘 웨이퍼로 제조하여 DRAM, ASIC, TR, MOSFET, CMOS, PMOS, ROM, EP-ROM 등 다양한 형태의 Device를 만드는데 이용된다 웨이퍼는 원재료에 따라 실리콘(Silicon) 웨이퍼, 게르마늄(Ge)웨이퍼, 갈륨비소(GaAs) 웨이퍼등으로 구분 웨이퍼는 추가공정에 따라 폴리시드(Polished)웨이퍼, 에피텍시얼(Epitaxial) 웨이퍼,SOI 웨이퍼 등으로 구분된다 제조방법-다결정 실리콘을 높은 온도에서 녹여 액체 상태로 만들었다가 서서히 단결정봉(Ingot)으로 성장시킨다 2007년 1학기 전기전자공학개론

실리콘 잉곳과 웨이퍼 한장의 웨이퍼에서 얻을 수  있는 칩수를 증가시키기 위해서는 칩size를 줄이거나,  웨이퍼size를 크게 할 필요가  있다.  현재 4", 5", 6", 8", 12"를  사용하고있으며 향후 점차  적으로 커지게 될 것이다. 2007년 1학기 전기전자공학개론

웨이퍼 구조와 용어 칩(Chip), Die : 전기로 속에서 가공된 전자회로가 들어있는 아주 작은 얇고 네모난 반도체 조각. 집적회로가 만들어진 반도체. Scribe line : 아무런 유닛이나 회로가 없는 지역으로 웨이퍼를 개개의 칩으로 나누기 위해 톱질하는 영역 TEG(Test Element Group): 정상적인 다이와 같은 공정으로 형성된 특별한 테스트소자 테스트 다이는 공정중의 품질관리를 위해서 만들어진다. Edge die : 웨이퍼는 가장자리 부분에 미완성의 다이를 가진다. 이들은 미완성이기 때문에 결국  웨이퍼의 손실이 된다. 작은 웨이퍼에 큰 다이를 만든다면 웨이퍼의 손실률도 그만큼 커지게 된다 -보다 큰 직경의 웨이퍼를 생산하는 요인 Flat Zone : 웨이퍼의 결정구조는 육안으로는 식별 불가능하다. 따라서 웨이퍼의 구조를 구별 하기위해 결정에 기본을 둔 플랫존을 만든다. 스크라이브라인중의 하나는플랫존에 수직이 되 고 다른 하나는 수평하게 된다. 2007년 1학기 전기전자공학개론

생성과 재결합 hole Si Si 절대 0 도 (0 Kelvin) 상온 = -273oC 도전성 준위 금지준위 평형준위 Energy (ev) 절대 0 도 (0 Kelvin) = -273oC 상온 생성-반도체는 절대영도에서 완전 부도체-상온에서는 열에너지에 의해 일정한 비율로 공유결합이 깨지고 전자들이 원자로부터 탈출하며(자유전자), 전자가 있던 곳에 빈 자리(홀)이 생성된다. 재결합-자유전자(free electron)와 전공(hole)의 수가 증가하여 특정 농도에 도달하면 전자중 일부는 기존의 정공과 결합한다. 주어진 온도 하에서 계의 평형상태가 이루어 지면 전자/정공의 생성율은 재결합율과 일치한다. 온도가 상승하면 전자/정공의 농도는 증가한다. 2007년 1학기 전기전자공학개론

반도체에서 전하의 이동 전류(혹은 전하)의 흐름을 전자의 이동과 정공의 이동 두 측면에서 설명할 수 있다 전류(혹은 전하)의 흐름을 전자의 이동과 정공의 이동 두 측면에서 설명할 수 있다 전류의 흐름 전자의 흐름 전자의 흐름 정공의 흐름 Si Si Si Si Si Si Si Si Si 전자의 이동 정공의 이동 Si Si 2007년 1학기 전기전자공학개론

반도체와 도핑 진성 반도체는 전하와 정공의 밀도가 매우 낮아 저항이 매우 높은 도체로 작용 특정 불순물을 진성 반도체에 주입하면 전기적 성질이 변한다(도체가 된다) Dopping-진성 반도체에 불순물을 주입하는 방법 N형 반도체 제 5족 불순물 첨가(1/106) : 안티몬(Sb), 비소(As), 인(P) 여분의 전자가 추가됨 : 주개 불순물 제 5의 전자가 열 에너지를 흡수하여 도전성 준위가 된다. P형 반도체 제 3족 불순물 첨가 (1/106) : 인듐(In), 갈륨(Ga) 최외곽전자가 7개가 되어 받개 특성의 정공 생성 : 받개 불순물 추가된 정공에 의해 도전체로 변한다. 전자의 흐름 (majority) 정공의 흐름 (minority) N형 반도체 As +5 Si Fifth Aresenic valence electron Free electron due to thermal energy absorbed In +3 Si 정공 Hole filled Hole relocated 정공의 흐름 (majority) 전자의 흐름 (minority) P형 반도체 2007년 1학기 전기전자공학개론

반도체의 종류 2007년 1학기 전기전자공학개론

P형과 N형 반도체 + - P형 반도체 N형 반도체 받개 이온 주개 이온 전자 정공 두 종류의 반도체를 단순히 ‘접합’해서는 반도체의 특수한 성질을 유도해 낼 수 없다 다이오드 : PN 접합 구조물 단결정 웨이퍼의 연속된 격자구조 내에서 순차적인 도핑 공정을 통해 PN 접합(junction)을 만들면 한 쪽 방향으로만 전류를 흘리는 특별한 기능을 얻을 수 있다. P형 반도체를 애노드(annode), N형 반도체를 캐소드(cathode)라고 부른다 2007년 1학기 전기전자공학개론

PN 접합의 형성과 공핍층의 생성 PN 접합부 N 영역 P 도핑공정을 통하여 N형 반도체 위에 P형 반도체를 도핑하는 순간 PN접합이 생성된다(P형과 N형 반도체 각각은 전기적으로는 중성이다) PN 접합의 경계층 근처에는 P형 반도체에 있는 정공이, N 형 반도체에 있는 자유전자와 결합을 하며(확산) 서로를 상쇄시킨다 자유전자와 정공이 서로 결합한 후 에는 전기를 전도할 수 있는 물질이 없는 공핍층(부도체 영역)이 형성된다 확산에 의해 공핍층 중 P형 영역에는 전자의 농도가, N형 영역에는 정공의 농도가 높아진다 전자와 정공의 불평형 상태는 전위장벽을 형성하여 전류의 흐르는 방향을 제한한다.(다이오드의 역할) 확산 전위장벽 0.3 Volts for Silicon 0.7 Volts for Germanium - + + - - N P 전기적 중성 영역 공핍층 2007년 1학기 전기전자공학개론

순방향과 역방향 바이어스 N P V F + - 전류(정공) 전위상승 0V 홀 전자 전위장벽 0V 홀 전자 V F + - 전류(정공) N P PN 접합의 P형 반도체에는 + 전압이, 그리고 N 형 반도체에는 – 전압이 가해지는 것을 순방향이라 정의한다 순방향 바이어스-공핍층이 소멸되며 전하가 자유롭게 이동한다 P형 반도체에는 정공이 유입되며 N형 반도체에는 전자가 유입된다 정공은 전위가 높은 곳(+)에서 낮은 곳(-)으로 이동한다 전자는 전위가 낮은 곳(-)에서 높은 곳(+)으로 이동한다 역방향 바이어스-공핍층의 확대로 전하가 이동할 수 없다 P형 반도체에는 전자가 유입되어 정공과 결합하므로 정공은 -전극쪽으로 편향된다 N형 반도체에는 정공이 유입되어 전자와 결합하므로 전자는 +전극쪽으로 이동한다 2007년 1학기 전기전자공학개론

다이오드(Diodes) 하나의 P-N 접합으로 이루어진 가장 기본적인 반도체 소자 Anode Cathode + - vd id 반대 방향으로 전압을 인가하면 미량의 누설전류만이 흐른다 Reverse breakdown voltage-반대방향으로의 인가전압을 증가시키면 어느 순간 PN접합이 파괴되면서 역방향으로 전류가 흐른다 Anode Cathode + - vd id P N 10㎃ 0.2 0.4 0.6 0.8 1.0 순방향 전압 V F (V) 순방향 전류 I 20㎃ 30㎃ 40㎃ 50㎃ 60㎃ 70㎃ 80㎃ 10㎂ 20㎂ 30㎂ 역방향 전류 R -10 -20 역방향 전압 v D i + - 20.0 19.8 20.2 Reverse breakdown voltage Turn on voltage Von : 0.3 Volts for Silicon 0.7 Volts for Germanium 2007년 1학기 전기전자공학개론

다이오드의 종류 정류 작용 : 다이오드의 한쪽 방향으로만 전류를 통과시키는 특성을 사용하면 교류 전류를 직류로 변환시키는 정류작용을 구현할 수 있다 전압 조절작용 : 다이오드의 reverse breakdown 전압은 항상 일정하므로, 이를 사용하면 직류전압 조절기를 구현할 수 있다(zener diode) 광 반응특성 : 다이오드의 PN접합은 제조 방법과 환경조건에 따라 통과하는 전자를 외부로 방출하거나(LED), 광자를 받아 전자로 환원(photocell/solar cell)시키기도 한다. 이러한 성질을 이용하여 다양한 표시장치들과 센서소자 등을 만들 수 있다. 작동속도 : 다이오드의 ON/OFF 속도는 매우 빠르기 때문에 집적회로(IC) 내에서 다양한 스위칭 소자로 사용된다. …… 2007년 1학기 전기전자공학개론

웨이퍼의 가공공정-PN접합의 생성 웨이퍼 표면에 감광액 코팅 마스크를 사용한 사진현상 에칭으로 감광되지 않은 부분 제거 감광액 코팅/현상/에칭 노출된 부분에 P형 도핑 전극 형성 작동성능 검사 절단 와이어 본딩 패키징 검사 총 300여 공정을 거쳐 칩 완성 2007년 1학기 전기전자공학개론

반도체 제조공정 2007년 1학기 전기전자공학개론

웨이퍼 제조 및 회로설계 1. 단결정 성장 : 고순도로 정제된 실리콘용 융액에 SPEED 결정을 접촉, 회전시키면서 단결정 규소봉(INGOT) 을 성장 시킴. 2. 규소봉 절단 :성장된 규소봉을 균일한 두께의 얇은 웨이퍼로 절단웨이퍼의 크기는 규소 봉의 구경에 따라 3", 4", 6", 8"로 만들어지며 생산성 향상을 위해 점점  대구경화경향을 보이고 있음. 3. 웨이퍼 표면연마 : 웨이퍼의 한쪽면을 연마하여 거울면처럼 만들어주며, 이 연마된 면에 회로 패턴을 그려넣게 됨. 4.회로 설계 :  CAD(Computer Aided Design) 시스템을 사용하여 전자회로와 실제 웨이퍼 위에 그려질 회로패턴을 설계함. 5.MASK(RETICLE)제작 : 설계된 회로패턴을 E-beam 서리로 유리판 위에 그려 MASK(RETICLE)를 만듦. 2007년 1학기 전기전자공학개론

웨이퍼 가공 6. 산화(OXIDATION)공정 : 고온(800 ~1200℃)에서 산소나 수증기를 실리콘 웨이퍼 표면과 화학반응시켜 얇고 균일한 실리콘 산화막  (SiO2)를 형성 시키는 공정. 7. 감광액 (Photo Resist) 도포 : 빛에 민감한 물질인 PR을 웨이퍼 표면에 고르게 도포  시킴. 8.노광(EXPOSURE):  STEPPER를 사용하여 MASK에 그려진 회로패턴에 빛을 통과시켜 PR막이 형성된 웨이퍼 위에 회로패턴을 사진 찍는 공정 9.현상(DEVELOPMENT) 웨이퍼 표면에서 빛을 받은 부분의 막을 현상 시키는 공정. (일반 사진현상과 동일). 10.식각(ETCHING) : 회로패턴을 형성시켜 주기위해 화학물질이나 반응성 GAS를 사용하여 필요 없는 부분을 선택적으로 제거시키는 공정.  이러한 패턴형성과정은 각 패턴층에 대해 계속적으로 반복 2007년 1학기 전기전자공학개론

웨이퍼가공 및 조립 11. 이온주입공정 : 회로패턴과 연결된 부분에 불순물을 미세한 GAS입자 형태로 가속하여 웨이퍼의 내부에 침투시킴으로써 전자 소자의 특성을 만들어줌. 이는DIFFUSION (확산)공정에 의해서도 이루어짐 12. 화학기상증착 (CVD)공정 : GAS간의 화학반응으로 형성된 입자들을 웨이퍼 표면에 증착(蒸着)하여 절연막이나 전도성막을 형성시키는 공정. 13. 금속배선(METALLIZATION) : 웨이퍼표면에 형성된 각 회로를 알루미늄선을 연결시키는 공정. 14.웨이퍼 자동선별 (EDS TEST): 웨이퍼에 형성된 IC칩들의 전기적 동작여부를 컴퓨터로 검사하여 불량품을 자동선별하는 공정. 15. 웨이퍼 절단(SAWING) : 웨이퍼상의 수많은 칩들을 분리하기 위해 다이아몬드 톱을 사용하여 웨이퍼를 절단하는 공정. 2007년 1학기 전기전자공학개론

조립 및 검사 16. 웨이퍼 표면연마 :  웨이퍼의 한쪽면을 연마하여 거울면처럼 만들어주며, 이 연마된 면에 회로 패턴을 그려넣게 됨. 17. 금속 연결 (WIRE BONDING) : 칩 내부의 외부연결단자와 리드프레임을 가는 금선으로 연결하여 주는 공정. 18. 성형(MOLDING) : 칩과 연결금선부분을 보호하기 위해 화학수지로 밀봉해주는 공정. 19. 최종검사 :   성형된 칩의 전기적 특성 및 기능을 컴퓨터로 최종 검사하는 공정으로 최종 합격된 제품들은 제품명과 회사명을MARKING후  입고검사를 거쳐 최종 소비자에게 판매됨. 2007년 1학기 전기전자공학개론

리포트 홈페이지에 게시된 9장 연습문제 풀어오세요 2007년 1학기 전기전자공학개론