Digital System Experiment Lab. Orientation CSED273-Digital Sys. Design Digital System Experiment Lab. Orientation 2017. 03. 10

Laboratory Class 오전 분반 오후 분반 매주 금요일, 10:00 ~ 12:30 정보통신연구소 142호 디지털시스템실험실 오후 분반 매주 금요일, 14:00 ~ 16:30

What to Do 수업시간에 배운 논리회로를 기판에 직접 구현 납땜은 1회 수행 논리 회로를 그리는 것보다 구현이 일반적으로 어려움 이론과 실제가 어떻게 다른지 확인 납땜은 1회 수행 일반 실습에서는 breadboard를 이용 프로젝트 진행 시, 한 번만 납땜 수행

Grading 실습 점수 구성 Attendance policy Pre-lab Quizzes (per person) – 15 % Lab Demos (per team) – 20 % Lab Reports (per team) – 25 % Design Project (per team) – 40 % Attendance policy 실습에 단 한번이라도 결석할 경우, Lab 점수 0점 타당한 사유 (경조사, 질병, 신체검사 등)가 사전에 교수님 및 조교와 상의된 경우에 만 인정 30분~1시간 지각 시 Lab Demo 점수 50% 감점 1시간 이상 지각 시 결석으로 처리 CSED273 Lab: 25%

How – Before Experiment Pre-Lab Quiz 당일 실습 내용과 관련된 문제들로 구성 수업 시작 후 10분 간 진행 개인별 채점 Pre-Report를 성실히 작성하면 크게 걱정할 필요 없습니다 수업 시작 후 10분 이상 지각하면 Quiz를 볼 수 없음 퀴즈 점수 0점 처리 지각하지 말 것!

How – Pre & Final Report 실험보고서의 구성 Pre-lab report Final report Abstract Introduction 및 Theory Procedure / Methods ORCAD simulation Results / Data Discussion of results Pre-lab report 실험을 준비하면서 작성하는 보고서 Final report 최종 결과가 포함된 보고서 Pre-lab report Final report

How – Pre & Final Report Cheating policy 보고서 제출 시점 채점 방식 결과 조작, 무단 인용 (특히, Lab material) 등은 절대 금지 팀원들 스스로 작성한 리포트만 인정 한 번이라도 적발 시, 과목 학점 F Cheating 다 보입니다. 하지 마세요.. 보고서 제출 시점 Pre-report: 해당 Lab 전날 (목 11:59PM)까지 제출합니다. Final report: 다음 Lab 전날 (목 11:59PM)까지 제출합니다. LMS 제출 채점 방식 최대한 좋은 점수 부여 기대 A+, A, B, C, D 5 단계로 구분하여 채점 필요한 내용에 대한 공부를 많이 한 흔적이 보이는 경우 +@

How – Experiment & Lab Demo Pre-report와 ORCAD를 이용하여 작성한 회로를 브레드보드에 구현 실험 전 반드시 해야 할 것! 실습 시간이 반 이상 줄어들게 됨 Pre-report 작성 시 회로 구현을 구상 ORCAD를 이용하여 결과 시뮬레이션 Demo 실제 구현한 회로가 정상 동작하는지 조교에게 확인을 받는 단계 실습 시간 초과시 소폭 감점 적용

How – Project 자유 주제로 회로 구현 기판에 직접 납땜도 수행 자세한 내용은 진도 상황에 따라 공지 한 학기 간 배운 내용을 적극 활용 기판에 직접 납땜도 수행 실습 중에 납땜 연습도 포함되어 있음 자세한 내용은 진도 상황에 따라 공지 4월 말 세부 공지 예정 5/11: proposal due 6/10: final project demo due

Contact Information Lab webpage http://monet.postech.ac.kr/class/csed273S2017/lab 공지사항 및 일정 확인 필수 실험 수업 자료 다운로드 카카오톡 오픈채팅방 https://open.kakao.com/o/ghZJjBt TA 분반 조교 Office Contact E-mail 실험-오전 백무열 E4 #106 010-5020-0371 mooyeol@ 실험-오후 정진웅 E4 #101 010-2826-9363 ca00229@ 이론 박제현 PIRL #322 010-6356-2532 parkeric3@

Lab Schedule 날짜 실험 내용 3/10 (금) Lab Introduction 3/17 (금) Lab 1. Basic Logic Gates 3/24 (금) Lab 2. Simplification of Boolean Algebra 3/31 (금) Lab 3. Use of Decoders and Special Purposed-Decoder 4/07 (금) Lab 4. Use of Multiplexer 4/14 (금) 중간고사 기간 (No Class) 4/21 (금) Lab 5. Use of Generic Array Logic 4/28 (금) Lab 6. Use of Arithmetic Logic Unit and Flip-Flops 5/05 (금) 어린이날 (No Class) 5/11 (목) Final Project Proposal Deadline 5/12 (금) 해맞이 한마당 (No Class) 5/18 (목) Final Project Revision Deadline 5/19 (금) Lab 7. Sequential Circuit Example – Counter 5/23 (화) 프로젝트 부품 배분 및 프로젝트 진행 5/26 (금) Lab 8. Soldering, Finite State Machine and User Input Interface 6/10 (토) Final Project Demo Deadline 6/11 (일) Final Project Report Deadline

Q & A