컴퓨터 시스템의 개요 아이티즌 기술연구소 윤 상 민

컴퓨터 시스템의 구성 응용 소프트웨어 시스템 소프트웨어 하드웨어 종속적

컴퓨터 장치의 구성 주 기억장치 중앙 처리장치 보조 기억 장치 중앙 처리장치 주 기억장치 보조 기억장치 프로그램을 실행/입력,출력,저장장치 제어 프로그램이나 자료를 영구적으로 기억 할 수 있는 기억장치 프로그램에서 실행할수 있는 명령어(프로그램)와 데이터를 저장

입출력 장치(Input/Output Device) 입력장치 -컴퓨터가 처리할 수 있는 형태로 데이터/명령을 받아들임 종류 : 마우스, 키보드 출력장치 -컴퓨터가 처리한 명령을 출력함 종류 : 모니터, 빔 프로젝트, 스피커

컴퓨터의 흐름 1.3을 위해서는 인터페이스가 필요하다 1.외부처리 받음 2.대응되는 프로그램 동작 3.처리 결과 표현 CPU가 동작 하는 부분

ROM과 RAM 따라잡기 ROM - 데이터의 읽기 전용 메모리. RAM - 데이터의 쓰기와 고쳐 쓰기를 자유스럽게 행할 수 있는 메모리.

ROM의 종류 MASK ROM - 제조 고정에서 이미 내용을미리 기억시켜 놓은 메모리로 사용자가 그 내용을 변경할 수 없는 롬. PROM - 한번 데이터를 지우고 또 다른 데이터를 기입 할 수 있는 롬. EPROM - 필요 할 때마다 기억된 내용을 지우고 다른 내용을 기록할 수 있는 롬. 내용을 바꾸기 위해서 롬 라이터를 사용 EEPROM - EPROM과 같지만 지우는 방식이 전기적이며 속도가 빠르다. 한번에 1 바이트만 지울수 있다.

RAM의 종류 DRAM SRAM - 일정 기간 내에 주기적으로 정보를 다시 써넣지 안흐면 기억된 내용이 없어지는 메모리. - 일정 기간 내에 주기적으로 정보를 다시 써넣지 안흐면 기억된 내용이 없어지는 메모리. (REFRESH) 속도는 그리 빠르지 않으나 가격이 저렴. SRAM - 전원이 공급 되는 동안은 항상 기억된 내용이 그대로 남아 있는 메모리. 소비 전력이 작고 처리속도가 빠르다 (DRAM 5배) 주로 캐시 메모리로 사용된다.

CPU의 구성 MEMORY CONTROL UNIT ARITHMETIC LOGIC CU : 제어장치 ALU : 산술,논리 연산 장치

폰노이만 구조와 하버드 구조 폰노이만 구조 하버드 구조 - 데이터 메모리와 프로그램 메모리가 구분되어 있지않고 하나의 버스를 가지고 있는 구조. 하버드 구조 - 데이타 메모리와 프로그램 메모리가 분리되어(논리적) 메모리 단일구조 즉 데이터만을 따로 보관하는 메모리가 있다.

CPU속 들여다 보기 내부 버스 명령 레지스터 디코더 연산기 연산 제어부 컨트롤 버스 집합 어드레스 관리부 어드레스 버스 데이터 버스

CPU속 들여다 보기 어드레스 관리부 레지스터 명령 디코더 제어부 연산부 -메모리에 관한 어드레스 지정을 행한다 EX)다음에 설명한 레지스터 장소 ,정보 위치 레지스터 명령과 데이터를 받고 전달하는 창구 명령 디코더 명령을 번역 제어부 번역된 명령에 의한 처리를 지시 연산부 정보 처리의 중요부(덧셈 뺄셈 어느것을 할 것인가의 준비)

CPU클럭 (Clock) CPU 클럽(Clock) 시계추의 진동에 해당 중앙 처리 장치가 작업을 수행하는 단위 표시단위 : Hz 컴퓨터 처리 속도 기준 명령 읽기 명령 해독 데이터 읽기 계산 수행 결과 저장

주파수 ASint = 시간에 따라 바뀌는 각도 Sint = 시간에 따라 바뀌는 각도 ASinwt = ASint=ASin θ W(오메가)=2πf =각 주파수 f = 1/t A(진폭)

문제 우리가 쓰는 전기는 1초에 60번 진동하는 교류를 쓴다. (60Hz) 위상을 다음과 같이 나오도록 회로를 꾸민다면 1초에 형광등은 몇 번 깜빡 일까?

Flip Flop란? Page 67] 플립 플롭 스위치 1. 정보를 쓰기 스위치 2. 쓴 정보를 기억하기 스위치 3. 기억하는 정보를 꺼내기 -플리플롭이란 순차 논리 회로이다. -이진 정보를 기억하는 메모리 소자.

플립플롭의 종류 RS 플립플롭 -R이 1이면 리셋, S가 1이면 셋 D 플립플롭 -입력을 그대로 출력 T 플립플롭 -입력이 들어올 떄 마다 출력의 상태가 바뀜 JK플립 플롭 -RS플립플롭에 기능을 추가 모두 1일때 반전

명령 디코더의 구조 디 코 더 -조합 회로에 의해서 구성 -컴퓨터 내부에서 디지털 코드화된 데이터를 해독하여 그에 대응되는 아날로그 신호로 바꾸어주는 컴퓨터 회로

명령 디코더의 구조 A1 A2 A3 x0 x1 x2 x3 x4 x5 x6 x7

Shift 레지스터의 구조 A B C D Q >CK Q D Q >CK Q D Q >CK Q D Q

반 가산기 A  B       Sum     Carry        0  0         0          0        0  1         1          0        0  1         1          0        1  0         1          0        1  0         1          0        1  1         0          1       

전 가산기 A  B  ci     Sum     Carry     0  0  0       0          0    0  1  0       1          0     1  0  0       1          0     1  1  0       0          1     0  0  1       1          0     0  1  1       0          1     1  0  1       0          1     1  1  1       1          1

진수 2의 승수대로 0과 1자리로 표현 하는 수 8진수 8의 승수대로 0~7까지의 숫자로 표현한수 16진수 16의 승수대로 0~f까지의 숫자 +문자로 표현한수

소수점 진수 십진수 0.121의 경우 1 * 10ˆ-1 + 2 * 10ˆ-2 + 1 * 10ˆ-3 = 1/10 + 2/100 + 1/1000 2진수 0.121의 경우? 1 * 2ˆ-1 + 2 * 2ˆ-2 + 1 * 3ˆ-3 = 1/2 + 2/4 + 1/8

문제 8진수 0.121을 10진수로 변환 해보세요 1*8^-1 + 2*8^-2 + 1*8^-3 = 1/8 + 2/64 + 1/512 =0.158203125

보수 개념 : 반대로 세어 가는수 방법 : ex) A=3 8의 보수를 구하면? 8-3 = 5 A의 8의 보수는 5이다. 1의 보수는? 각 비트를 뒤집은것. 2의 보수는? 각 비트를 뒤집은것에 +1을 더한것

플레그 조작 명령 중요한 플래그와 그 의미 CF(Carry 플레그) ----- 연산 결과에 자리 올림이 있으면 셋 PF(parity 플레그) ----- 연산 결과가 짝수면 set ZF(0 플래그) ----- 연산 결과가 0이면 Set

전송과정에서 생긴 자료상의 잘못을 찾아 내기위한 방법 앞에서 배운 패리티 플래그와 혼동이 되면 안된다 패리티 비트(Parity Bit) 0000 1110 의 경우 10진수로 보면 14이지만 이경우에는 다르게 해석한다. 홀수 패리티 비트검출의 경우 1의 개수가 홀수 이기 떄문에 패리티 비트에는 0이 들어가게된다. 1의 개수가 짝수라면 패리티 비트에 1을 넣어서 홀수를 만들어 준다. 홀수 패리티 비트이면 전송되어 오는 비트는 홀수일수 밖에 없다. 전송되어온 비트가 짝수이면 에러가 났다는것을 알수 있다. 전송과정에서 생긴 자료상의 잘못을 찾아 내기위한 방법 가장 기본적인 오류검출 방법 앞에서 배운 패리티 플래그와 혼동이 되면 안된다

플레그만을 제어하는 명령 CF(Carry 플레그) 제어 CLC-Carry 플래그를 0으로 Clear STC-Carry 플래그를 1로 Set IF(Interrupt 플래그) 제어 CLI- interrupt를 0으로 Clear STI- interrupt를 1로 Set

인터럽트란? CPU가 정해진 프로그램을 처리하는 중에 다른 요청(다른 프로그램/하드웨어적인 신호)을 받아 하던일을 잠시 멈추어 두고 요청된 일부터 먼저 처리 하는것.

인터럽트 설명

인터럽트의 종류 하드웨어 인터럽트 -외부 입력장치나 센서 등의 하드웨어 장비로부터 발생되는 인터럽트 신호 소프트웨어 인터럽트 -잘못된 연산, 메모리 접근등의 소프트 웨어적으로 발생되는 신호

CISC와 RISC CISC(Complex Instruction Set Computer) - ‘확장 명령형 컴퓨터’ - CPU에 대한 명령의 종류를 증가하거나 고도화 하는 것에대해서 처리 능력을 향상시킴. RISC(Reduced Instrustion Set Computer) - ‘축소 명령형 컴퓨터’ - 명령의 종류를 적게 억제하고 하나하나 명령을 고속으로 시행하여 처리능력 향상

가상 메모리 물리 메모리와 하드 디스크를 합쳐 모두의 프로그램이 담긴 커다란 메모리 공간을 가상적으로 확보 하는것. 내부 단편화 – 프로그램의 크기가 메모리의 크기보다 작은 경우 발생 외부 단편화 – 프로그램의 크기가 메모리의 크기보다 클 경우 발생

MMU -Memory Managenment Unit -메모리를 액세스 할때 OS측에서 프로그램을 실행하는 비효율을 방지 하기 위해서 프로그램 대신 하드웨어에서 실현하고 있는 것 -가상메모리의 프로그램으로 부터 실행에 필요한 부분을 물리 메모리에 대해서 가능한(메모리에 들어가는한) 일관해서 Swap

캐시 메모리 주기억장치와 CPU 사이에 매우 속도가 빠른 소량의 기억 장치를 두고 여기에 자주 사용되는 주기억장치의 일부 영 역만을 저장하는 것. 적중률 – 캐시메모리를 참조한 횟수와 적중한 횟수로 나타 내어진다. 캐시메모리와 적중률의 관계는?

DMA -DMA (Direct Memory Access) “직접 기억장치 엑세스” -CPU를 사이에 두지 않고 외부 데이터와 메모리 사이에서 데이터 전송을 행하는 것 -디스크 같은 고속 입출력 장치가 사용이 되며 입출력이 시작된 다음에는 일정한 속도로 데이터가 전송된다.

시리얼 인터페이스 RS232 - 일반적인 시리얼통신 규약 - 가장 일반적인 규격으로 1:1 송수신을 행함 - 일반적인 시리얼통신 규약 - 가장 일반적인 규격으로 1:1 송수신을 행함 최대 전송속도는 20kbps 최대 케이블길이는 6~10m 정도 많이쓰이는 MAX232의 경우 RS232의 전용 칩이 아니라 레벨변환을 위한 칩이라고 생각하면 된다. - 회선수 3 필요 : Tx, Rx, 접지

시리얼 인터페이스 RS-422 -RS-232C보다 고속으로 장거리의 데이터 전 송을 할수 있도록 한것. -1:N 의 수신측 설정가능 N(최대 10) -최대 전송속도 10Mbps 최대 케이블 길이는 1200m 로 구성 -회선수 4필요 : RXD+,TXD+.RXD-,TXD-

시리얼 인터페이스 RS485 - RS-422를 더욱 개선한 것으로 최대 32bit 기 기 끼리의 송수신을 행할수 있다. - N:N의 송수신 가능 회선수 2 필요: RXD+- 같이 사용 TXD+- 같이 사용