회로해석 및 논리회로실험 (정승기 교수님, 김신아 조교님) 10진수 – 3진수 회로도 설계 예비 제안서 4 조 2007730023 이 상 현 2007730092 한 기 원 2007730228 정 치 헌 2007730243 윤 재 흠
차례 실험 목표 관련이론 예상 회로도 설계부품 및 각부의 가격 주차 계획 조원 역할 분담 계획 Q&A
실험 목표 축적된 실험 경험을 최대한 반영하여 정확한 회로를 구성 축적된 실험 경험을 최대한 반영하여 정확한 회로를 구성 디코더, 인코더, 7-segment에 대한 정확한 이해와 이를 바탕으로 한 회로의 구성 인코더를 사용하지 않고 게이트만을 이용해 인코더를 구현한다. 게이트의 숫자를 최소화 하는데 주력한다. 10진수와 3진수를 올바르게 출력한다.
Logic Gates And & Or & not Gates 논리 게이트들의 가장 기본적인 단위로서 이 게이트들로 모든 종류의 논리적 관계를 모두 표현가능
7-Segment 숫자 표시기로 a~g중 어느 것이 켜지느냐에 따라 0~9까지의 숫자가 나타난다. Common-Cathode형, Common-anode형이 있다.
7-Segment to Decoder 디코더와 7-Segment의 조합으로 숫자를 표시할 수 있다.
회로도 10진수입력
0~9까지의 수치의 스위치를 누르면 각각의 수치가 뒤의 회로로 인가된다.
회로도 10진수를 3진수로 변환
10진수 to 3진수 회로도
Truth Table 2진수 A3 A2 A1 A0 B4 B3 B2 B1 B0 1 2 3 4 5 6 7 8 9
Truth Table 10진수 2진수 32 자리수 31 자리수 30 자리수 3진수 0000 000 1 0001 001 2 0000 000 1 0001 001 2 0010 002 3 0011 010 4 0100 011 5 0101 012 6 0110 020 7 0111 021 8 1000 022 9 1001 100
K-Map Coading B4 = A3 A2 A1 A0 B3 = A3 A2 A1 + A3 A2 A1 A0 B1 = A3 A2 A1 A0 + A3 A2 A1 A0 + A3 A2 A1 A0 B0 = A3 A2 A1 A0 + A3 A2 A1 A0 + A3 A2 A1 A0
3진수 표시 최종 회로도 0~9 스위치 10진수 표시
3진수 표시 최종 회로도 0~9 스위치 10진수 표시
설계부품 및 각부의 가격 부품 개수 가격 2.2K 저항 100 \660 1056A 7 \3850 푸시 스위치 15 \9900 14P, 16P소켓 47 \2585 지지대 1 \1980 도선 \2200 기판 \7150 LS21 20 \5280 LS32 10 \1925 LS11 5 LS47 \7700 4075 8 LS04 유각단자 6 계 \62260
주차 계획 기본적인 지식 확립, 설계 초안 작성, 역할 분담 설정, 제안서 제작 및 발표 설계 재료 구입, 제작 1주차 기본적인 지식 확립, 설계 초안 작성, 역할 분담 설정, 제안서 제작 및 발표 2주차 설계 재료 구입, 제작 3주차 수정 및 보완, 시범 테스트, 마무리 제작, 최종 보고서 작성 및 발표
조원 역할 분담 이창수 한기원 이민형 이상현 윤재흠 정치헌 한기원 회로도 설계 PPT 작성 PPT 발표 계획서 작성 홈페이지 제작 이상현 윤재흠 정치헌 한기원 조원 역할 분담 설계 제작 물품 구입 이민형
Q & A
감사합니다