IT CookBook, 아날로그 CMOS 집적회로 설계 4장 “Razabi”2009

Presentation on theme: "IT CookBook, 아날로그 CMOS 집적회로 설계 4장 “Razabi”2009"— Presentation transcript:

1 IT CookBook, 아날로그 CMOS 집적회로 설계 4장 “Razabi”2009
차동 증폭기 (Differential Amplifiers) IT CookBook, 아날로그 CMOS 집적회로 설계 4장 “Razabi”2009

2 단일 및 차동 동작 1 2 기본적인 차동 쌍 3 공통모드 응답 4 MOS 부하가 있는 차동 쌍 5 길버트 셀

3 단일 및 차동 신호 단일 신호(single-ended signal) : 고정된 전압(대개는 접지)에 대해 측정되는 신호로 정의됨 차동 신호(differential signal) : 고정전압에 대해 크기가 같고 극성이 반대인 신호를 가진 두 노드 사이에 측정되는 신호로 정의됨

4 왜 차동 신호인가? 단일 증폭기에서 VDD 쪽의 잡음이 증폭된 신호에 직접 영향을 미치게 됨
차동 증폭기에서, (VX-VY )의 형태로 측정하면, VDD 쪽의 잡음은 상쇄됨

5 왜 차동 신호인가? 단일 CS 증폭기에서는 최대 스윙이 VDD-(VGS-VTH) 임

6 클록 잡음 감소

7 차동 증폭기의 다른 장점들 간단한 바이어싱 (biasing) 높은 선형성 (linearity)

8 기본적인 차동 쌍 장점: 공급 전압 잡음의 제거 큰 스윙 문제점 :
입력 신호의 공통 모드 전압이 바이어스 조건과 차동 증폭에 영향을 줌 8

9 소오스 결합 쌍 Vin1 = Vin2 이면, ID1 = ID2= ISS/2
Vout1 = Vout2 = VDD - RDISS/2

10 전류 독차지 현상 Vin1 >> Vin2 이면, M2 가 꺼지고, M1 이 모든 전류를 차지함

11 Vin,CM 이 임의의 큰 값이나 작은 값을 가질 수 있나?
공통 모드 응답 Vin,CM 이 임의의 큰 값이나 작은 값을 가질 수 있나?

12 공통 모드 입력 전압의 범위 M3 가 포화 영역에 있기 위해서 Vin,CM 이 충분히 커야 함
M1,M2 는 소오스 팔로워처럼 동작함 : Vin,CM 이 증가할 수록 VP 전압이 증가함 – (Vb-VTH3 ) 보다 커야 함

13 공통 모드 입력 전압의 범위 M1,M2 가 트라이오드 영역에 들어가지 않기 위해서 Vin,CM이 너무 크지 않아야 함

14 공통 모드 입력 전압의 범위 공통 모드 입력 전압이 허용된 범위 내에 있으면, 차동 전압 이득은 공통 모드 전압에 거의 독립적임 공통 모드 입력 전압이 너무 높거나 낮으면, 전압 이득이 감소함

15 공통 모드 입력과 출력 스윙 사이의 관계 각 드레인 전압은 VDD 만큼 올라갈 수 있고, (Vin,CM-VTH )만큼 낮아질 수 있음 Vin,CM 이 커질수록 스윙이 줄어듬

16 차동 이득 “단일” : 그라운드에 대한 Vout1 (또는 Vout2)

17 위의 회로에서, VS=Vin1-VGS1=Vin2-VGS2. 따라서, Vin1-Vin2=VGS1-VGS2 ID1+ID2=ISS
전류 분배 메커니즘 위의 회로에서, VS=Vin1-VGS1=Vin2-VGS2. 따라서, Vin1-Vin2=VGS1-VGS2 ID1+ID2=ISS

18 (VGS-VTH)2 = ID/(0.5kn’W/L)
전류 분배 메커니즘 M1 과 M2 가 포화 영역에 있고, λ = 0이라 가정함 (VGS-VTH)2 = ID/(0.5kn’W/L)

19 전류 분배 메커니즘

20 입력과 ISS 가 주어졌다고 가정함 : 트랜지스터 전류에 대한 2원 1차 방정식을 풀면 됨.
전류 분배 메커니즘 입력과 ISS 가 주어졌다고 가정함 : 트랜지스터 전류에 대한 2원 1차 방정식을 풀면 됨.

21 Vin1 ≥ Vin2 이고, 트랜지스터는 포화 영역에 있다고 가정하면,
전류 분배 메커니즘 Vin1 ≥ Vin2 이고, 트랜지스터는 포화 영역에 있다고 가정하면,

22 차동쌍의 드레인 전류

23 ΔVin=Vin2-Vin1 이 증가할 수록 M2 가 모든 전류를 “독차지 (steal)” 함
차동쌍의 드레인 전류 ΔVin=Vin2-Vin1 이 증가할 수록 M2 가 모든 전류를 “독차지 (steal)” 함 즉, ID2=ISS 이고, M1 은 오프됨 (ID1=0).

24 차동쌍의 드레인 전류

25 입력 전압과 차동 트랜스컨덕턴스

26 입력 전압과 차동 트랜스컨덕턴스

27 차동 전압 이득

28 (b)에서 (W/L)이 증가할수록, ΔVin1 이 감소함 (c) ISS 가 증가할수록,전압 이득이 더 선형적이 됨
차동 입력 전압과 차동 전류 (b)에서 (W/L)이 증가할수록, ΔVin1 이 감소함 (c) ISS 가 증가할수록,전압 이득이 더 선형적이 됨

29 , 위에서 gm 은 NMOS 가 ISS/2 의 전류를 흘릴 때의 값임
차동쌍의 소신호 동작 |ΔVin|≈0 (충분히 작음) 일 때 : , 위에서 gm 은 NMOS 가 ISS/2 의 전류를 흘릴 때의 값임

30 중첩 (superposition) 에 의해서, Vin2 을 그라운드에 단락 시키고,Vin1의 영향을 살펴봄
차동 전압 이득 중첩 (superposition) 에 의해서, Vin2 을 그라운드에 단락 시키고,Vin1의 영향을 살펴봄 Vin1 이 VX 에 미치는 영향은 CS 증폭기와 동일함( M2의 소오스를 들여다 보는 저항에 의해서 축퇴됨)

31 차동 전압 이득 : Vin1이 Vx에 미치는 영향 λ2 와 gmb2 를 무시하면, RS≈1/gm2

32 Vin1 이 VY 에 미치는 영향은 공통 게이트 단 (M2) 를 구동하는 소오스 팔로워 (M1)와 동일함

33 차동 전압 이득 ( gm1=gm2=gm 라 가정함 )

34 차동 전압 이득

35 차동 전압 이득 전압 이득 = gmRD

36 단일 전압 이득

37 “가상 접지(Virtual Ground)”의 개념
위와 같은 대칭적인 소자에서,두 입력이 반대 방향으로 변하면, (하나의 입력은 증가하고, 다른 입력은 그만큼 감소하면) VP 는 변하지 않음. 소신호 분석의 관점에서 P는 “가상접지” 가 됨

38 “가상 접지(Virtual Ground)”의 개념
설명 : 완전한 “키르히호프 경로” Vin1D1D2Vin2 에 대해서 생각해 보면, 소자의 대칭성과 전압 분배 법칙을 사용하면, VP 는 일정하게 유지됨을 알 수 있음. 좀 더 자세한 설명은 번역서의 pp 참조

39 “절반 회로(Half-Circuit)”의 개념
소신호 분석에 대해서, P 노드가 “접지”이므로, 각 CS 단을 “절반 회로 (Half-Circuit)”로 각각 해석할 수 있음

40 VX/Vin1=-gm(RD||ro)=VY/(-Vin1) (VX-VY)/2Vin1=-gm(RD||ro)
λ 효과를 반영한 차동 전압 이득 절반 회로의 개념에 기반해서, 전압 이득은 간단하게 계산될 수 있음 VX/Vin1=-gm(RD||ro)=VY/(-Vin1) (VX-VY)/2Vin1=-gm(RD||ro)

41 임의의 입력에 대한 차동 및 공통모드 성분으로의 변환

42 회로가 선형적으로 동작하는 한, 다음의 두 가지 분석 (superposition )의 중첩 을 사용할 수 있음
임의의 입력에 대한 차동 증폭기의 분석 회로가 선형적으로 동작하는 한, 다음의 두 가지 분석 (superposition )의 중첩 을 사용할 수 있음 차동 입력 분석 : 입력의 차이로부터, 반대로 변하는 입력 이용 공통 모드 분석 : 두 입력의 평균에 해당되는 입력이 양쪽 트랜지스터에 인가됨

43 공통모드 입력에 대한 소신호 분석 전류원은 출력 저항 RSS 에 의해서 표현됨
대칭적인 증폭기의 공통 모드 응답 공통모드 입력에 대한 소신호 분석 전류원은 출력 저항 RSS 에 의해서 표현됨 Vin,CM이 변할 수록, VP 도 변함 => ID 전류도 변하고, VX , VY 도 변함 =>VX-VY 는 계속해서 0 임

44 대칭적인 증폭기의 공통 모드 응답 VX 를 Vin,CM 의 함수로 구하기 위해서, “절반회로” 의 개념을 사용함
RSS 를 2개의 병렬 2RSS 저항으로 나눌 수 있음 트랜지스터도 병렬로 연결되었다고 생각할 수 있음

45 M1+M2 가 2배의 채널 폭과 바이어스 전류를 가지므로, gm 이 2배가 됨.
대칭적인 증폭기의 공통 모드 이득(λ=0 and Υ=0) M1+M2 가 2배의 채널 폭과 바이어스 전류를 가지므로, gm 이 2배가 됨.

46 비대칭적인 RD를 가지고 있을 경우의 공통모드 응답 (λ=0)

47 저항의 비 대칭성 때문에, CM 입력 잡음이 증폭된 차동 신호에 영향을 줌
비대칭적인 RD를 가지고 있을 경우의 공통모드 응답 (λ=0) 저항의 비 대칭성 때문에, CM 입력 잡음이 증폭된 차동 신호에 영향을 줌

48 고주파 공통 모드 입력 CM 교란의 주파수가 증가함에 따라, 꼬리 전류원에 병렬로 존재하는 전체 커패시턴스는 더 큰 꼬리 전류의 변이를 유발함 꼬리 전류원의 출력 저항이 클지라도, 고주파에서는 공통모드-차동 변환이 심각해짐

49 트랜지스터의 불일치에 의한 비대칭성 소신호 분석

50 트랜지스터의 불일치에 의한 비대칭성

51 트랜지스터의 불일치에 의한 비대칭성

52 트랜지스터의 불일치에 의한 비대칭성

53 공통모드 이득의 두 종류 AV,CM : CM 신호에 의한 단일 출력. AV,CM-DM : CM 신호에 의한 차동 출력.
공통 모드 이득 공통모드 이득의 두 종류 AV,CM : CM 신호에 의한 단일 출력. AV,CM-DM : CM 신호에 의한 차동 출력.

54 두 가지 경우 모두, 큰 CMRR 을 위해서는 작은 매칭 에러 및 큰 RSS 값이 필요함

55 MOS 부하 (a) 다이오드 구조 부하 (b) 전류원 부하

56 MOS 부하: 분석 방법 차동 분석 : 소오스 노드를 가상 접지로 두고, 절반 회로의 개념을 사용함
공통모드 분석 : 병렬 트랜지스터 및 RSS 를 가정하고, 절반회로의 개념을 사용함

57 MOS 부하 : 차동 이득 공식

58 다이오드 구조 MOS 부하의 문제점 스윙, 이득과 CM 입력 범위 사이의 상충 관계
높은 전압 이득을 얻기 위해서는, (W/L)P 가 충분히 작아야 함. PMOS 오버드라이브 전압이 증가되고, CM 신호 레벨이 낮아짐

59 부하의 (W/L)P 을 줄이는 대신에 다이오드 구조의 gm 을 줄이는 PMOS 전류 원 사용함
다이오드 구조 부하의 스윙 문제를 극복하기 위한 방법 부하의 (W/L)P 을 줄이는 대신에 다이오드 구조의 gm 을 줄이는 PMOS 전류 원 사용함 이득이 5배 만큼 증가될 수 있음

60 전류원 MOS 부하의 문제점 초미세 공정에서, 차동 이득이 10 에서 20의 범위로서 상대적으로 작음.

61 낮은 이득 문제에 대한 해결책 : 캐스코드

62 Vcont 가 Iss,를 정의하고, 이로 인해 차동 이득을 결정됨
전압 제어 차동 이득을 가지는 차동 증폭기 : VGA (가변 이득 증폭기) Vcont 가 Iss,를 정의하고, 이로 인해 차동 이득을 결정됨 이득이 0에서 최대값 까지 변할 수 있음

63 이득을 음의 값에서 양의 값으로 연속적으로 변화시키고자 할 때 어떻게 해야 할까?
전압 제어 차동 이득을 가지는 차동 증폭기 이득을 음의 값에서 양의 값으로 연속적으로 변화시키고자 할 때 어떻게 해야 할까? (b)에서 2개의 증폭기가 출력 뺄셈의 방향을 바꿈으로써, 반대의 차동 이득을 가짐

64 I1=I2 이면, Vout,1/Vin= -gmRD = - Vout,2/Vin
전압 제어 차동 이득을 가지는 차동 증폭기 I1=I2 이면, Vout,1/Vin= -gmRD = - Vout,2/Vin I1 과 I2 를 반대 방향으로 변화시키면, 이득도 반대 방향으로 이 조정됨 두 개의 차동 출력을 어떻게 합칠 수 있을까?

65 왼쪽에서, 개념적으로 두 전압들이 더해짐. 이득 A1 과A2 가 전압에 의해서 제어됨.
전압 제어 차동 이득을 가지는 차동 증폭기 왼쪽에서, 개념적으로 두 전압들이 더해짐. 이득 A1 과A2 가 전압에 의해서 제어됨.

66 먼저, Vout1 과 Vout2 에 대한 수학적인 표현을 살펴보자.
전압 제어 차동 이득을 가지는 차동 증폭기 먼저, Vout1 과 Vout2 에 대한 수학적인 표현을 살펴보자.

67 Vout1 = RDID1-RDID2 Vout2 = RDID4-RDID3
전압 제어 차동 이득을 가지는 차동 증폭기 소신호 분석 Vout1 = RDID1-RDID Vout2 = RDID4-RDID3 Vout1+Vout2 = (RDID1-RDID2) + (RDID4-RDID3) = RD(ID1+ID4) - RD(ID2+ID3)

68 Vout1+Vout2 = (RDID1-RDID2) + (RDID4-RDID3)
전압 제어 차동 이득을 가지는 차동 증폭기 Vout1+Vout2 = (RDID1-RDID2) + (RDID4-RDID3) = RD(ID1+ID4) - RD(ID2+ID3)

69 I1 = 0 이면, Vout = +gmRD. I2 = 0 이면, Vout = -gmRD.
전압 제어 차동 이득을 가지는 차동 증폭기 I1 = 0 이면, Vout = +gmRD. I2 = 0 이면, Vout = -gmRD. I1 = I2 이면, Vout = 0 !!

70 입력 차이로 인해서 MOS 전류 중의 하나가 증가하게 되고, 동시에 반대쪽 MOS 전류는 그만큼 감소함.
전압 제어 차동 이득을 가지는 차동 증폭기 차동 증폭기의 기본적인 구조: 입력 차이로 인해서 MOS 전류 중의 하나가 증가하게 되고, 동시에 반대쪽 MOS 전류는 그만큼 감소함.

71 길버트 셀 |Vcont1 – Vcont2| 가 크면, 전류가 한 쪽으로 쏠리게 되고, 이득이 가장 큰 양의 값을 가지거나, 가장 작은 음의 값을 가지게 됨 길버트 셀

72 길버트 셀

73 길버트 셀 응용의 예 아날로그 곱셈기 VGA: 가변 이득 증폭기 믹서 위상 검출기 AM 변조
AGC : 자동 이득 제어 (Automatic Gain Control)

74 스위치 입력과 제어 신호의 순서 교체

75 IT CookBook, 아날로그 CMOS 집적회로 설계 4장 끝
Thank You ! IT CookBook, 아날로그 CMOS 집적회로 설계 4장 끝