3. 게이트레벨 최소화.

Presentation on theme: "3. 게이트레벨 최소화."— Presentation transcript:

1 3. 게이트레벨 최소화

2 게이트-레벨 최소화 – 2-입력 맵 2-변수 맵 m1+m2+m3 = x'y +xy' +xy = x +y 3-변수 맵

3 게이트레벨 최소화 – 3변수맵 Ex 3-1) Boole 함수 F(x, y, z) = Σ(2, 3, 4, 5) 를 간략화하라.
F = x'y + xy' Ex 3-4) 다름 Boole 함수에 대하여, F = A'C + A'B +AB‘C +BC a) 최소항들의 합으로 나타내어라 F(x, y, z) = Σ(1, 2, 3, 5, 7) b) 최소화된 곱의 합형태로 나타내어라 F = C + A'B

4 게이트-레벨 최소화 – 4변수 맵 Ex 3-5) 다음 Boole 함수를 간략화하라.
F(w, x, y, z) = Σ(0, 1, 2, 4, 5, 6, 8, 9, 12, 13, 14) F = y'+ w'z' + xz'

5 게이트-레벨 최소화 – 5변수 맵 Ex 3-7) 다음 Boole 함수를 간략화하라.
F(A,B,C,D,E)=Σ(0,2,4,6,9,13,21,23,25,29,31) F = A'B'E' + BD'E + ACE

6 합의 곱 간략화 Ex 3-8) 다음의 Boole함수를 간략화하라.
F(A, B, C, D) = Σ(0, 1, 2, 5, 7, 9, 10) a) 곱의 합 F = B'D' + B'D' +A'C'D' b) 합의 곱 F' = AB + CD + BD' F = (A' +B')(C' +D')(B' +D)

7 합의 곱 간략화 F( x, y, z) = Σ(1, 3, 4, 6) = Π(0, 2, 5, 7) F = x'z +xz'

8 Don’t-Care 조건 Ex 3-9) Don`t care 조건, d(w, x, y, z) = Σ(0, 2, 5) 을 갖는 다음 Boole 함수를 간략화하라, F(w, x, y, z) = Σ(1,3,7,11,15) F(w, x, y, z) = yz + w'x' = Σ(0, 1, ,2, 3, 7, 11, 15) F(w, x, y, z) = yz + w'z = Σ(1, 3, 5, 7, 11, 15)

9 NAND와 NOR의 구현 NAND 회로

10 NAND와 NOR의 구현 F = ((AB)'(CD)')' = AB + CD
Ex 3-10) 다음의 Boole함수를 NAND 게이트를 구현하라: F(x, y, z) = Σ(1, 2, 3, 4, 5, 7) = xy' + x'y + z

11 NAND와 NOR의 구현

12 NAND와 NOR의 구현 NOR 구현 F = (AB' + A'B)(C + D')

13 Exclusive-OR 함수 x y = xy' + x'y (x y)' = (xy' + x'y)' = xy + x'y'
x 0=x x 1=x' x x= x x'=1 x y'=x' y=(x y)‘ A B = B A (A B) C = A (B C) = A B C

14 Exclusive-OR 함수 패리티의 생성과 검사 P = x y z C = x y z P

15 HDL(하드웨어 기술 언어) VHDL, Verilog HDL 모듈 표현 //HDL 예제 3-1
module smpl_circuit(A,B,C,x,y); input A,B,C; output x,y; wire e; and g1(e,A,B); not g2(y, C); or g3(x,e,y); endmodule