전자공학과 허은진
1. 소스 degeneration 저항을 포함하는 Common-Source 구조에 서 다음을 구하고 PSPICE 로 검증하시오. 2. 인 경우에 대해 반복
T 형 등가회로
Pspice 회로 설계
Pspice 설정
Pspice simulation result
Pspice 회로 설계 & 설정
Pspice simulation result
Pspice 회로 설계
Pspice 설정
Pspice simulation result
Pspice 회로 설계 & 설정
Pspice simulation result
Pspice 회로 설계 & 설정
CS 구조에서 Rs 가 있는 경우와 없는 경우의 차이에 대해 확인할 수 있었다. 수업 시 배웠던 이론과 같이 Rs 가 있는 경우에는 ro 를 고려해야되고, 전압이득 값이 1+gmRs 만큼 감소하였다. 입력저항과 출력저항의 경우도 output file 을 통해 확 인 할 수 있었다. 그래프를 통해 Gv 와 Av 의 값도 이론치와 결과치가 거의 유사하게 나온 것을 확인 할 수 있었다.
1. Common-Gate 구조에서 다음을 구하고 PSPICE 로 검증 하시오. 2. 인 경우에 대해 반복
Pspice 회로 설계
Pspice 설정
Pspice simulation result
Pspice 회로 설계
Pspice simulation result
Pspice 회로 설계 & 설정
Pspice 회로 설계
Pspice 회로 설계 & 설정
Pspice simulation result
Pspice 회로 설계 & 설정
CS 에서 Rsig 값을 변화시켜 보았더니 Rsig 이 1k 에서 10k 로 커질수록 전압이득이 3.75 에서 로 작아지는 것을 확인 할 수 있었다. Current follower 로 사용될 수 있다.
1. Common-Drain 구조에서 다음을 구하고 PSPICE 로 검증하시오. 2. 인 경우에 대해 반복
Pspice 회로 설계
Pspice 설정
Pspice simulation result
Pspice 회로 설계 & 설정
Pspice simulation result
Pspice 회로 설계 & 설정
Pspice 회로 설계
Pspice 설정
Pspice simulation result
Pspice 회로 설계 & 설정
Pspice simulation result
Pspice 회로 설계 & 설정
CD 에서 Rsig 의 변화에 따라 전압이득이 달라졌 다. Rsig 이 100k 에서 1Meg 로 커지면서 전체전압 이득이 에서 으로 작아졌다. Current Source 로 사용된다.