VHDL, FPGA를 이용한 소리인식 스위치 (Matched Filter 사용)

Slides:



Advertisements
Similar presentations
전자통신연구실 1 확률과 랜덤 해석 잡음 분석 확률 - 실험 (experiment) - 결과 (outcome) - 사건 (event)
Advertisements

IspLEVER 6.1 을 이용한 회로 설계 (Schematic). Table of Contents ispLEVER ispLEVER 6.1 tool 의 시작프로그램 2.Lattice Device 의 Design 1) 프로그램시작 2) 새로운 Project 만들기.
ASIC (Application Specific Integrated Circuit)
SSB modulation을 이용한 음성변조
디지털시스템실험 2주차 고려대학교 전기전자전파공학부.
DSP based Data Acquisition Board
100MHz PLL Frequency Synthesizer
ASIC의 개요 ASIC(Application Specific Integrated Circuit) 특정 용도 주문형 집적회로
PIC는 우리의 친구 한국정보통신대학교 디지털미디어연구소.
Signal 자연계에 존재하는 모든 정보전달의 수단 신호의 공학적 표현 물소리, 바람소리, 새소리 짐승소리,불,연기,봉화…
Project . A/D Converter AD Converter using for MOSFET 무한도전 팀명 : 무한도전
USER’S MANUAL 모델명: CCR-201 코드시스템(주)
Design of Digital Clock (디지털 시계의 설계)
디지털 신호처리
4 컴퓨터에서 활용되는 디지털 논리회로 IT CookBook, 컴퓨터 구조와 원리 2.0.
1.4 EMC 문제와 EMC 설계의 개념 EMC 문제의 예
UNIT 15 Timer & Watch Dog 로봇 SW 교육원 조용수.
PLD와 FPGA의 비교                                                                                                                                                                                                                                                  
가산기 설계.
Application of Acoustic Sensing and Signal Processing for PD Detection in GIS 20003년 05월 10일 이 찬 영.
10장 주변장치 (PIO) Slide 1 (of 28).
Install & Simulation VLSI 시스템 설계
임베디드 하드웨어 Lecture #6.
Verilog HDL 이론.
VHDL Description D-latch C=1 일 때 Q 는 D의 입력 값 이 전달된다.
신호등 제어기 차량의 흐름에 따라 신호등의 신호를 제어하는 장치 신호등 제어기의 입출력 신호
PXA255-FPGA 장비 개요 및 실습 Lecture #9.
7-Segment FND Controller 구현
4 기본 논리게이트 IT CookBook, 디지털 논리회로.
14. 센서 인터페이스 센서 센서의 분류 센서의 변환기능 센서사용 제어시스템 대한상공회의소 충북인력개발원 정보통신과 강 원 찬.
DSP와 TMS320F28X의 이해
DSP와 TMS320F28x의 이해.
응용전자회로 제출일 : (월) 생체의공학과 김 준 성.
PXA255-FPGA 장비 계요 및 실습 Lecture #9.
MAX+PLUS II 설치 및 디지털 시스템의 설계 방법
Multimedia Programming 06: Point Processing3
12. 아두이노와 센서를 이용한 제어 - 스마트 폰으로 제어하는 아두이노 -.
4장. 컴퓨터 시스템의 구성과 기능 다루는 내용 컴퓨터 분해를 통한 본체 살펴보기 컴퓨터 구성요소 컴퓨터의 기능
Ch2-2. VHDL Basic VHDL lexical element VHDL description
존슨카운터의 동작을 설명·설계할 수 있다 링카운터의 동작을 설명·설계할 수 있다
하드웨어 구현 - A/D 변환기(A/D converter) - 샘플링 주파수(Sampling frequency)
종합설계 I - 반도체 회로 설계 - 충북대학교 양병도 교수.
Quartus 를 이용한 ROM 설계 ROM table 의 작성
디지털 앰프의 기초 아날로그 앰프와 디지털 앰프의 차이 음질과 스펙과의 연관 관계
1 장 서론 목원대학교 정보통신공학과.
IT CookBook, VHDL을 이용한 FPGA 디지털 설계
Next Radio System Lab 소개
Flip-Flop 설계.
Programmable Logic Device
6장 연산 장치 6.1 개요 6.2 연산장치의 구성요소 6.3 처리기 6.4 기타 연산장치.
Medical Instrumentation
Chapter 01 디지털기초.
활동 다이어그램(Activity Diagram)
Electronic Engineering 2
캠퍼스 리크루팅 안내 (화) 삼성전자 글로벌기술센터
VHDL 디지털시계 2.
Chapter 2 Time Domain Analysis
프로그래밍3 기말 프로젝트 QPSK변조 중간 보고서.
가산기 설계.
디 지 털 공 학 한국폴리텍V대학.
제2장 통신 신호 및 시스템 해석(2).
LCD.
(1) 필터 구조마다 유한 정세도 특성(finite precision characteristics)이 다름.
생체계측 강의록 Medical instrucmentation#8
DEGITAL LOGIC CIRCUIT Term Project – 4 bit ALU.
논리회로 설계실험 ICE ICE 담당교수 : 김 인 수.
임베디드 하드웨어 Lecture #6.
VHDL 응용 Lecture #10.
Lecture 7 7-Segment LED controller using u-controller
Presentation transcript:

VHDL, FPGA를 이용한 소리인식 스위치 (Matched Filter 사용) 서상호, 정선민 전자정보공학부 정보통신공학전공

목 차 VHDL, FPGA 소개 Matched Filter 전체 구조 내부 구조 Simulation 결과 참고문헌

VHDL 소개 VHDL이란? VHDL의 장점 VHDL(VHSIC Hardware Description Language) 1980년대 초부터 미 국방성에 사용하기 시작한 새로운 HDL(Hardware Description Language)이다. 상위의 동작 레벨에서부터 하위의 게이트 레벨까지 하드웨어를 기술하고 설계하도록 하는 CAD 업계 및 IEEE 표준언어 VHDL의 장점 VHDL은 매우 넓은 범위의 Design을 가능하게 해 준다 . VHDL은 특정 Simulator, Technology, Manufacturing 및 Process 와 무관하다.

FPGA 소개 FPGA란? FPGA의 장점 FPGA(Field-Programmable Gate Array) 중간 개발물 형태의 집적 회로(IC) FPGA의 장점 사용 중 설계 사항이 바뀌면 새롭게 바뀐 논리 회로를 FPGA 소자에 입력하여, 바뀐 논리 회로로 작동 불확실한 미래의 설계 변경에 대비하는 회로 설계 방법

VHDL Modeling

Matched Filter Filter란? 특정한 주파수에 따른 필터 Matched Filter란? LPF, HPF, BPF 일반적인 필터와는 다른 특수한 목적에 맞는 필터 결과 값은 일반적으로 1 or 0 예) 기린 모양의 문은 기린만을 통과 시킨다.

Matched Filter Matched Filter의 출력

Matched Filter A matched filter is a linear filter designed to provide the maximum signal-to-noise power ratio at its output for a given transmitted symbol waveform. H (f) PSD=No/2

Matched Filter Thus

Matched Filter The equality holds if ; k -> constant * -> complex conjugate

Matched Filter Maximum holds or

Matched Filter Correlation realization of the Matched filter Casual filter can be described in the time Domain as the convolution z(t)

전체 구조 Shift Register Module Filter Filter Out …. PXA255-FPGA LED Signal in LED On A/D Converter 12 Shift Register Module Unit Delay Filter Adder and Multiplier Filter Out And Compare Clock 12000-Counter for 1KHz 12MHz 1KHz …. Yn Int ALTERA Cyclone EP1C6Q240C8 PXA255-FPGA Reset

내부 구조 Data Input과 Shift Register 및 Filtering Adder Yn Shift Register Module Filter Module Filter Out Module Reg Coeff0 Coeff1 Coeff2 Coeff3 Coeff00 Data Adder Reset Matching Yes No Loop Led On Yn Clock

Simulation 결과

Simulation 결과(계속)

결론 및 고찰

참고 문헌 박 세 현, 『디지털 시스템 설계를 위한 VHDL 기본과 활용』, 도서출판 그린, 1998 이 재 민, 『VHDL과 PLD를 사용한 디지털 시스템 설계 실습』, 홍릉과학출판사, 2000 동 성 수․유 영 태․강 석 규, 『VHDL을 이용한 디지털 회로 설계』, 동일출판사, 2003 James H. McClellan․Ronald W.Schafer, Mark A.Yoder, 『Signal Processing First, Pearson Education International, 2000 FPGA design, VHDL development http://www.asicfpga.com/,『ASIC & FPGA』