래치(latch) S R Q Q 1 기본적인 플립플롭(basic flip flop)으로 1비트의 정보를 저장할 수 있는 소자

Slides:



Advertisements
Similar presentations
13 강 논리회로 2 과목 전자계산기 구조 강사 이 민 욱. 13 강 논리회로  논리회로 1. 부울 대수 (Boolean Algebra) 에서 사용하는 기본 연산자 ① 논리부정 : NOT ( ` ) 논리부정은 F = NOT A 의 표현을 F =A` 로 표현 ② 논리곱.
Advertisements

레지스터 (Register) IT CookBook, 디지털 논리회로 11. 2/31 학습목표  네 가지 기본형 레지스터의 동작을 이해한다.  양방향 시프트 레지스터의 동작을 이해한다.  레지스터의 주요 응용분야를 이해한다.  MSI 시프트 레지스터 IC 의 외부접속.
레지스터 (Register) IT CookBook, 디지털 논리회로 학습목표 및 목차 네 가지 기본형 레지스터의 동작을 이해한다. 양방향 시프트 레지스터의 동작을 이해한다. 레지스터의 주요 응용분야를 이해한다. MSI 시프트 레지스터 IC 의 외부접속.
10 카운터 (Counter) IT CookBook, 디지털 논리회로.
5.1 논리연산과 논리회로 5.2 CPU의 구성과 동작 5.3 명령어의 처리방식 5.4 CPU의 종류
컴퓨터시스템구조 개요 Lecture #1.
乖乖♂坐好 开始♂上课.
圣诞快乐 乖乖♂坐好 开始♂上课.
9 동기순서논리회로 IT CookBook, 디지털 논리회로.
VHDL 프로그램은 비동기 Reset을 갖는 D 플립플롭을 구현한 것이다
Chapter 7. Flip-Flops and Other Multivibrators
컴퓨터의 논리 회로.
카르노 맵을 이용한 간략화 2) 입력변수가 n이면 2n 개의 빈칸 작성 3) 민텀은 “1”, 맥스텀은 “0”을 해당칸에 기입
5장. 순차 논리 회로 Lecture #5.
순차로직 개요.
Chapter 08. 플립플롭.
DC Motor Control Robotics_LAB 유 홍 선.
오브젝트 플립플롭 IT CookBook, VHDL을 이용한 디지털 회로 입문.
Chapter 5 순차회로.
논리 회로 설계 기초 (2) Lecture #2.
컴퓨터시스템 구조 Computer System Architecture.
오브젝트 조합 회로 IT CookBook, VHDL을 이용한 디지털 회로 입문.
Chap 9. Programmable logic and memory
쉬프트 레지스터 용어 Shift Register: N-bit 데이터를 직렬 혹은 병렬로 N-bit 레지스터에 이동 저장하는 동기식 순차회로. Left Shift: 쉬프트 레지스터에서의 데이터의 이동이 오른쪽에서 왼쪽으로 (MSB방향으로) 이동하는 동작으로 한 클록 펄스마다.
RS 및 D 플립플롭 RS Flip Flop 래치는 어떤 입력 레벨에 의해서 제어되는 데 플립플롭은 클록 입력이라고
JK 및 T 플립플롭 JK Flip-Flop JK 플립플롭은 디지털 시스템에서 가장 많이 사용되고 있는 플립플롭으로
독립형 모션제어기 사양 - Catalog (optional) XMC-PO04-MOD
9장. 제어장치 Lecture #9.
소속 : 집적회로 연구실 이름 : 장형식 PSPICE 8.0 사용법 소속 : 집적회로 연구실 이름 : 장형식 전자회로 2 PSPICE 사용법.
Stop Watch <결과 보고서>
디지털논리실습.
2장 논리 회로와 활용 2장 논리회로와 활용.
학습 목표 비동기식, 동기식 카운터의 설계 과정 및 동작을 이해한다. 링 카운터와 존슨 카운터의 동작을 이해한다.
토크와 각 가속도 강체가 알짜 토크(≠0)의 영향을 받는 경우, 각속도가 변화한다. 각 가속도는 알짜 토크에 비례한다.
8. 플립플롭 및 관련 소자 8-1 래치 8-2 에지트리거 플립플롭 8-3 매스터/슬레이브 플립플롭
디지털회로설계 (15주차) 17. 시프트 레지스터와 카운터 18. 멀티바이브레이터 * RAM & ROM.
디 지 털 공 학 한국폴리텍V대학.
8장 대형 순차회로 문제의 해법 시프트 레지스터 카운터 ASM 도를 이용한 설계 One Hot encoding 복잡한 예제.
플립 플롭 회로.
6장 순차회로 시스템 상태표와 상태도 래치와 플립플롭 순차 시스템의 해석.
플립플롭, 카운터, 레지스터 순서회로 플립플롭 카운터 레지스터.
오브젝트 순서회로 IT CookBook, VHDL을 이용한 디지털 회로 입문.
Digital design 5장. 동기식 순차논리.
동기식 카운터 설계.
9. 카운터 9-1 비동기 카운터 9-2 동기 카운터 9-3 업/다운 동기 카운터 9-4 동기카운터 설계
논리회로 설계 및 실험 5주차.
6 레지스터와 카운터.
디지털회로설계_강의안2 NOR, NAND 게이트 불대수와 드모르강 정리.
안산1대학 제 2 장 디지털 논리회로.
디지털 논리의 표현 디지털 회로 디지털 회로 구현
제 15 장 디지털 회로 (Digital Circuits)
6. 레지스터와 카운터.
제4강 처리장치 1.
13장 CTC and DMA Slide 1 (of 10).
Chapter 03 순서 논리회로.
이행점검/현장점검관리.
UNIT 25 SPI 로봇 SW 교육원 조용수.
약식 진리표  ∧ ∨ → ↔  =.
Chapter 08. 플립플롭.
7세그먼트 표시기.
RAM RAM 읽기 동작(read) RAM 쓰기 동작(write) 1. 주소선을 통해 주소값 입력.
Chapter 5. 자료의 연산과 논리회로 e-learning Computers.
AT MEGA 128 기초와 응용 I 기본적인 구조.
제11강 PC정비사 1급(필기) Lee Hoon Copyright(c) 2008 LeeHoon All rights reserved.
논리회로 설계 및 실험 4주차.
시리얼 UART 정리 정보통신•컴퓨터 공학부 송명규
IO-Link 통신 기술 소개 산업 Ethernet 필드버스 게이트웨이 접속 IO-Link 마스터 IO-Link 통신
13장. 시스템 버스 다루는 내용 시스템 버스의 개념 다중버스 계층 구조 버스 중재.
버스와 메모리 전송 버스 시스템 레지스터와 레지스터들 사이의 정보 전송을 위한 경로
디 코 더 n비트의 2진 코드를 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 회로
Presentation transcript:

래치(latch) S R Q Q 1 기본적인 플립플롭(basic flip flop)으로 1비트의 정보를 저장할 수 있는 소자 회로도 진리표 S R Q Q 사용금지 1 전상태유지 1 1 1 1 1 1 1 Active-low신호 타이밍도 S t1 t2 t3 t4 t0 R Q Q

Enable 제어신호를 갖는 SR 래치 E = 0 E = 1 latch 입력 = 11 Q, Q = 불변 SR latch입력 래치 진리표 Si Ri Q Q 사용금지 1 전상태유지 E = 0 E = 1 latch 입력 = 11 Q, Q = 불변 SR latch입력 SiRi QQ 00 11 전상태유지 01 10 사용금지 Active-high신호

Enable 제어신호를 갖는 D 래치

클럭(clock) 신호 시간에 따라 0과 1 값을 주기적으로 반복하여 갖는 신호

플립플롭 플립플롭 기호 플립플롭 종류 1비트의 정보(1 또는 0)를 저장할 수 있는 기억소자 클럭의 상승(또는 하강) 모서리에 동기되어 상태값 Q가 변화됨 플립플롭 기호 플립플롭 종류 SR, JK, D, T 플립플롭

SR플립플롭

모서리 검출기(edge detector) 회로 및 타이밍도

D 플립플롭 1 1 1 1 상승 모서리 트리거 방식 D 플립플롭

JK 플립플롭 1 1 1 Q Q Q 상승 모서리 트리거 방식 JK 플립플롭

T 플립플롭 1 상승 모서리 트리거 방식 T 플립플롭

비동기식 Preset, Clear 단자를 갖는 플립플롭 (예) JK 플립플롭

플립플롭 타이밍 파라미터 : 셑업타임, 홀드타임, 전달지연시간

플립플롭 타이밍 문제 회로도 타이밍도

회로도 일반적인 타이밍도