제4장 조합논리회로 내용 4.1 조합논리회로 설계 과정 4.2 산술회로 : 가산기(adder)/ 감산기(subtractor) 4.1 조합논리회로 설계 과정 4.2 산술회로 : 가산기(adder)/ 감산기(subtractor) 4.3 코드변환기 : BCD-3초과 코드변환기/ 그레이-이진 코드변환기 이진-그레이 코드변환기/ BCD-7 세그먼트 코드변환기 4.4 3입력 다수결기 4.5 패리티 회로 : 패리티 발생기/ 패리티 검사기 4.6 다단계 NAND 논리도 : 부울식의 구현/ 분석과정 4.7 다단계 NOR 논리도 : 부울식의 구현/ 분석과정

제4장 조합논리회로 4.1 조합논리회로 설계과정 조합논리회로 개념 논리회로 조합논리회로 조합논리회로(combinational logic circuit)와 순차논리회로(sequential logic circuit) 조합논리회로 기본 게이트를 사용하여 설계하고 입력 값에 따라 출력이 동시에 나타나는 회로 입력변수(input variable), 논리 게이트(logic gate) 그리고 출력변수(output variable)로 구성 논리 게이트는 입력변수를 통해서 입력되는 입력신호들을 받아 특정기능을 수행한 후 출력신호가 출력변수를 통해서 나타난다. 입력 및 출력신호는 2가지 상태(LOW, HIGH 또는 0, 1)중에 한 상태를 갖는다.

제4장 조합논리회로 4.1 조합논리회로 설계과정

제4장 조합논리회로 4.1 조합논리회로 설계과정 블록도 설계 개념도 설계 기본 원칙

제4장 조합논리회로 4.2 산술회로(arithmetic circuit) 4.2.1 가산기(adder) (1) 반가산기(half adder, HA) : 두개의 2진수를 더하는 조합논리회로 (2) 전가산기(full adder, FA) : 세개의 2진수를 더하는 조합논리회로

제4장 조합논리회로 4.2 산술회로(arithmetic circuit) 4.2.1 가산기(adder) (1) 반가산기(half adder, HA)

제4장 조합논리회로 4.2 산술회로(arithmetic circuit) 4.2.1 가산기(adder) (1) 반가산기(half adder, HA)

제4장 조합논리회로 4.2 산술회로(arithmetic circuit) 4.2.1 가산기(adder) (1) 반가산기(half adder, HA)

제4장 조합논리회로 4.2 산술회로(arithmetic circuit) 4.2.1 가산기(adder) (1) 반가산기(half adder, HA)

제4장 조합논리회로 4.2 산술회로(arithmetic circuit) 4.2.1 가산기(adder) (1) 반가산기(half adder, HA)

제4장 조합논리회로 4.2 산술회로(arithmetic circuit) 4.2.1 가산기(adder) (2) 전가산기(full adder, FA)

제4장 조합논리회로 4.2 산술회로(arithmetic circuit) 4.2.1 가산기(adder) (2) 전가산기(full adder, FA)

제4장 조합논리회로 4.2 산술회로(arithmetic circuit) 4.2.1 가산기(adder) (2) 전가산기(full adder, FA)

제4장 조합논리회로 4.2 산술회로(arithmetic circuit) 4.2.1 가산기(adder) (2) 전가산기(full adder, FA)

제4장 조합논리회로 4.2 산술회로(arithmetic circuit) 4.2.1 가산기(adder) (3) 반가산기를 이용한 전가산기 설계

제4장 조합논리회로 4.2 산술회로(arithmetic circuit) 4.2.1 가산기(adder) (3) 반가산기를 이용한 전가산기 설계

제4장 조합논리회로 4.2 산술회로(arithmetic circuit) 4.2.2 감산기(subtractor) (1) 반감산기(half subtractor, HS)

제4장 조합논리회로 4.2 산술회로(arithmetic circuit) 4.2.2 감산기(subtractor) (1) 반감산기(half subtractor, HS)

제4장 조합논리회로 4.2 산술회로(arithmetic circuit) 4.2.2 감산기(subtractor) (2) 전감산기(full subtractor, FS)

제4장 조합논리회로 4.2 산술회로(arithmetic circuit) 4.2.2 감산기(subtractor) (2) 전감산기(full subtractor, FS)

제4장 조합논리회로 4.2 산술회로(arithmetic circuit) 4.2.2 감산기(subtractor) (2) 전감산기(full subtractor, FS)

제4장 조합논리회로 4.2 산술회로(arithmetic circuit) 4.2.2 감산기(subtractor) (3) 반감산기를 사용한 전감산기 설계

제4장 조합논리회로 4.2 산술회로(arithmetic circuit) 4.2.2 감산기(subtractor) (3) 반감산기를 사용한 전감산기 설계

제4장 조합논리회로 4.3 코드변환기(code converter)

제4장 조합논리회로 4.3 코드변환기(code converter) 4.3.1 BCD-3초과 코드변환기(BCD to Excess-3 Code Converter)

제4장 조합논리회로 4.3 코드변환기(code converter) 4.3.1 BCD-3초과 코드변환기(BCD to Excess-3 Code Converter)

제4장 조합논리회로 4.3 코드변환기(code converter) 4.3.1 BCD-3초과 코드변환기(BCD to Excess-3 Code Converter)

제4장 조합논리회로 4.3 코드변환기(code converter) 4.3.2 그레이-이진 코드변환기(Gray to binary code Converter)

제4장 조합논리회로 4.3 코드변환기(code converter) 4.3.2 그레이-이진 코드변환기(Gray to binary code Converter)

제4장 조합논리회로 4.3 코드변환기(code converter) 4.3.2 그레이-이진 코드변환기(Gray to binary code Converter)

제4장 조합논리회로 4.3 코드변환기(code converter) 4.3.3 이진-그레이 코드변환기(Binary code-to-Gray code Converter)

제4장 조합논리회로 4.3 코드변환기(code converter) 4.3.3 이진-그레이 코드변환기(Binary code-to-Gray code Converter)

제4장 조합논리회로 4.3 코드변환기(code converter) 4.3.3 이진-그레이 코드변환기(Binary code-to-Gray code Converter)

제4장 조합논리회로 4.3 코드변환기(code converter) 4.3.4 BCD-7 세그먼트 코드변환기(BCD to 7 segment code converter) (1) 7 세그먼트 디스플레이

제4장 조합논리회로 (1) 7 세그먼트 디스플레이

제4장 조합논리회로 4.3 코드변환기(code converter) 4.3.4 BCD-7 세그먼트 코드변환기(BCD to 7 segment code converter)

제4장 조합논리회로 4.3 코드변환기(code converter) 4.3.4 BCD-7 세그먼트 코드변환기(BCD to 7 segment code converter)

제4장 조합논리회로 4.3 코드변환기(code converter) 4.3.4 BCD-7 세그먼트 코드변환기(BCD to 7 segment code converter)

제4장 조합논리회로 4.3 코드변환기(code converter) 4.3.4 BCD-7 세그먼트 코드변환기(BCD to 7 segment code converter)

a

b

제4장 조합논리회로 4.3 코드변환기(code converter) 4.3.4 BCD-7 세그먼트 코드변환기(BCD to 7 segment code converter)

제4장 조합논리회로 4.4 3입력 다수결기 3개의 입력 중 2개 이상의 입력이 1인 경우 출력이 1인 되는 조합논리회로

제4장 조합논리회로 4.5 패리티 회로(Parity circuit) 패리티회로 개략도 오류 검출(error detection)과 오류정정코드(error-correction code) 패리티비트(parity bit) 짝수 패리티(even parity) : 전송되는 정보에서 1의 개수가 짝수 홀수 패리티(odd parity) : 전송되는 정보에서 1의 개수가 홀수 패리티 발생기(parity generator) 패리티 검사기(parity checker) 개략도

제4장 조합논리회로 4.5 패리티 회로 4.5.1 패리티 발생기(parity generator)

제4장 조합논리회로 4.5 패리티 회로 4.5.2 패리티 검사기(parity checker)

제4장 조합논리회로 4.6 다단계 NAND 논리도 4.6.1 부울식의 구현 (1) NAND 게이트 대체 표현

제4장 조합논리회로 4.6 다단계 NAND 논리도 4.6.1 부울식의 구현 (3) 부울식 구현 1

제4장 조합논리회로 4.6 다단계 NAND 논리도 4.6.1 부울식의 구현 (3) 부울식 구현 2

제4장 조합논리회로 4.6 다단계 NAND 논리도 4.6.2 분석과정 (1) 대수적 조작에 의한 부울식의 유도

제4장 조합논리회로 4.6 다단계 NAND 논리도 4.6.2 분석과정 (2) 진리표 유도

제4장 조합논리회로 4.6 다단계 NAND 논리도 4.6.2 분석과정 (3) 다단계 AND-OR 논리도 변환

제4장 조합논리회로 4.7 다단계 NOR 논리도 4.7.1 부울식의 구현 (1) NOR 게이트 대체 표현

제4장 조합논리회로 4.7 다단계 NOR 논리도 4.7.1 부울식의 구현 (3) 부울식 구현

제4장 조합논리회로 4.7 다단계 NOR 논리도 4.7.2 분석과정