PDP Driving Technology (Guidance) 2005. 11. 25 Digital Display Research Lab. PDP 그룹 / 최정필 책임연구원

Display의 원리 형광물질, 자체발광물질등을 이용하여 전기에너지를 빛으로 바꾸어 주거나, 전기적으로 빛의 통과/차단을 제어하는(switching) 방법을 사용하여 정보를 표시함. 충돌에너지가 빛으로 전환되어 빛을 냄 CRT, FED Cathodoluminescence 충돌 형광체 전자 가속 가스방전 고전압 가스의 방전에 의해 빛을 냄 PDP* Photoluminescence 전기에너지 전기에너지가 빛으로 전환됨 LED, EL Electroluminescence 외부광원 (백색광) 전류 자체발광 물질 LCD 전기신호로 빛을 통과/차단 통과된 빛 녹색 (G) 백색 청색 (B) 적색(R) 한편, 컬러를 표현하기 위해서는 빛의 삼원색이 필요하며 각각의 색을 내는 발광물질을 이용하거나 컬러필터를 사용함 *Plasma Display Panel (Plasma: 이온화된 가스)

CRT (Cathode Ray Tube) 필라멘트를 가열하여 방출된 전자를 화면의 형광체에 충돌시켜 나오는 빛으로 화상을 표시함. 측면도 정면도 형광점 수직편향 수평편향 장점 - 고화질(해상도, 컬러등) - 넓은 시야각 - 낮은 가격 단점 - 큰 부피 및 중량 - 높은 구동전압 (32KV) - 직시형 대화면화 곤란 (40” 이상) 전자총 전자빔 형광 코팅 * 자료: CRT controller Handbook, Gerry Kane, 1978

LCD (Liquid Crystal Display) 외부광원이 투사되고 있는 상태에서 전압을 가하여 액정의 배열상태를 변화시킴으로써 빛의 통과를 제어하여 화상을 표시함. 각각의 畵素를 반도체로 제어하는 경우를 TFT 구동방식이라 함. OFF상태 ON상태 장점 - 낮은 전력소모 (CRT의 1/30) - 비교적 고해상도 - 풀컬러화 용이 단점 - 직시형 대화면화 곤란 - 좁은 시야각 - 초기투자 비용이 큼 편광판Ⅰ 컬러필터 액정 TFT array 편광판 Ⅱ R G B 빛 빛 Normaly White

FED (Field Emission Display) 금속 또는 반도체로 만들어진 수백만 개의 전자 방출 팁(Tip)에 강한 전압을 가하여 전자를 방출시키고 이것을 형광체에 충돌시켜 화상을 표시함. Pixel 단면 구조 빛 유리기판 (Glass) R G B 형광체 Gate 팁(Tip)* 장점 - 고화질(해상도, 선명도) - 낮은 전력소모 (LCD 수준) - 넓은 시야각 - 넓은 동작 온도 범위 단점 - 높은 구동전압 (4000 ~ 6000 V)** - 대화면화 기술 미비 - 제조과정에 高眞空 요구 전자 전자 전자 유리기판 (Glass) *팁: CRT의 전자총에 해당 **Candescent사 수치, Pixtech의 경우 400 V

OLED (Organic Light Emitting Diode) 1.3.6. 전계발광 디스플레이(EL : Electroluminescent Display) 전기가 흐르면 빛을 내는 물질을 이용하여 화상을 표시함. 물질의 종류에 따라 나오는 빛의 색이 달라지며 무기재료를 사용함. 현재 유기EL로 통용되는 기술은 엄밀히 말하면 유기 LED임. (표시된 장단점은 유기EL의 경우임) 빛 유리기판 투명전극 장점 - 광시야각 - 낮은 전력소모 - 낮은 구동전압 단점(해결과제) - 풀컬러화가 어려움 - 대화면화가 어려움 - 제품수명이 짧음 ~ 발광물질 금속전극 8/21

PDP Cell Structure Product Pictures Circuit Competitors Contents PDP Cell Structure • PDP Principle • Cell Structure Product • Module Pictures • Making Image Circuit • Waveform & Circuit Competitors • Panasonic, Hitachi, Pioneer

Auxiliary discharge type PDP Hierarchy PDP AC type AC+DC hybrid type DC type Refresh type Memory type Refresh type Memory type (AWD) ADS method AWD method Simple scan Simple type SE, SW method SE, SW method Self scan Auxiliary discharge type (* SE : selective erasing, SW:selective writing)

PDP Cell Structure  3전극 면방전 AC PDP의 구조이다. 하판 / 상판 유리기판 사이에 방전 공간이 위치하며 방전 공간에는 불활성 Gas가 봉입되어 있음.  상판에는 두 개의 수평 전극이 평행하게 위치하고 있으며, Scan(Y), Common(Z) 전극으로 구분됨. Plasma UV Phosphor (R,G,B) Front Glass Substrate Visible Light Address Electrode Back Glass Substrate Sustain Dielectric Layer Protection Layer(MgO) Bus Under Layer Barrier rib (Front Glass Substrate) Bus Electrode Sustain Electrode Protection Layer(MgO) Dielectric Layer (Back Glass Substrate) Barrier Rib Dielectric Layer Under Layer Phosphor(R,G,B) Address Electrode

R G B Single Dual scan Panel의 구동 1 Pixel Scan 전극 (Y) Sustain 전극 (Z) Address(Data) 전극(X) 예비방전Pulse 유지전극 (Sustain) 예비방전소거Pulse Scan Base Pulse Sustain Pulse(유지 펄스) Scan 전극1 Scan Pulse Scan 전극2 Scan 전극480 Data전극 Data Pulse

PDP Sustain 방전 원리 200V + - – 200V + - – 200V + - – 유전체 이온의 이동 눈사태 방전 발생 ( 전체전계 > Vf ) 전체 전계 감소 이온 이동 속도 감소 방전 감소 전체 전계 없음 이온의 이동 없음 방전 없음 외부전계 : 200V 내부전계 : 200V 전체전계 : 400V 200V + - – 외부전계 : 200V 내부전계 : 100V 전체전계 : 100V 200V + - – 외부전계 : 200V 내부전계 : 200V 전체전계 : 0V 200V + - – 강한 전체 전계 이온의 이동 눈사태 방전 발생 전체 전계 감소 이온 이동 속도 감소 방전 감소 전체 전계 없음 이온의 이동 없음 방전 없음

Module 구성

Module & Set Panel Driving part PDP module Module Maker Set Maker

Gray Scale PDP vs. CRT Sub-field Sequence Display Device 밝기(계조) 표현의 메카니즘 PDP 1TV Frame Luminance 128 ..... ..... 64 time 1/60 sec 32 16 CRT 8 Luminance 4 1 2 time 1/60 sec 1SF 2SF 3SF 4SF 5SF 6SF 7SF 8SF ■ PDP 는 한 화면 기간 전체에 걸쳐 방전이 일어나며, 방전 횟수로 밝기 정도를 나타낸다. ■ CRT는 전자빔의 세기로 밝기의 정도를 나타내며 한 화소가 빛을 내는 것은 한 화면에 1번 뿐이다. 1 TV Frame Address Sustain period

PDP의 Gray Scale 구현 원리 < 8가지 방전 기간의 조합으로 밝기를 구현한 예 > Address 기간 1회 방전 2회 방전 4회 방전 8회 방전 16회 방전 32회 방전 64회 방전 128회 방전 방전 회수 ( 밝기 level ) OFF ON OFF 1 OFF ON 100 ON 255 total 1/60초 < 8가지 방전 기간의 조합으로 밝기를 구현한 예 > 1 FRAME ( 1/60 초 ) SF1 SF2 SF3 SF4 SF5 SF6 SF7 SF8 1 2 4 8 16 32 64 128 line1 line2 . line768 Address 기간 Sustain 기간 < Sub-field로 256 Gray Scale구성의 예 >

False Contour 란? ON 8 서브 필드 OFF 서브필드 발광 가중치 1 2 4 8 16 32 64 128 ≒ 64 127 a = 127 b 127 위치 = 128 128 c ≒ 191 128 d 입력 신호 레벨 시간 시각 인식 레벨 False Contour 란 Sub-field 표시 장치에서 영상이 움직임이 있을 때, 실제 Image Gray와 관측자 망막의 누적되는 Image Gray간에 왜곡되는 현상

False Contour 실제 예 Moving Picture (3 Pixels/Frame) Original Image False Contour Image

Waveform & 방전 Set up Set down 280 V Scan전극(Y) 180 V 180 V 70 V Common sustain전극(Z) 180 V 180 V Data 전극(Y) 70 V (1) (2) (3) (4) (5) (6) (7) (8) (9) Reset Scan ( Addressing ) Sustain Erase < Set up 단계 > 전압을 서서히 상승시켜 벽전하의 양을 증가 시키는 단계 (1) <Set down단계> 전압을 서서히 하강 시켜 생성된 벽전하를 방전 없이 일정 양으로 줄이는 단계 (2) 방전 공간 내에 일정 양의 벽전하가 존재하게 하여 Scan 준비하는 단계 (3) < Scan 단계 > 다른 line이 Scan되는 단계 아무런 일도 일어나지 않음 (4) < Scan 단계 > 현재 line이 scan되는 단계 X전극에 인가된 전압과 Y전극쪽의 벽전하에 의해 대향 방전이 일어남 (5) scan 단계에 의해 벽전하가 증가한 상태 (6) < Sustain 단계 > Y전극에 인가된 전압과 Y전극쪽의 벽전하에 의해 Y전극과 Z전극 사이에 면방전이 일어남 (7) < Sustain 단계 > Z전극에 인가된 전압과 Z전극쪽의 벽전하에 의해 Y전극과 Z전극 사이에 면방전이 일어남 (8) < Erase 단계 > 전압을 서서히 증가 시켜 벽전하를 모두 소멸시키는 단계 (9) 460 V 180 V 180 V 180 V 0 V 180 V 70 V 180 V 0 V 180 V 180 V 0 V 180 V 0 V 0 V 180 V 0 V 0 V Y Z Y Z Y Z Y Z Y Z Y Z Y Z Y Z Y Z X X X X X X X X X 0 V 0 V 70 V 70 V 0 V 0 V 0 V 0 V

Waveform & 구동 Sequence Vst Vs Vsc Vs Vsc -Vyw Vst -Vye

General waveform

Single & Dual Scan Single scan 1 N Line address Dual scan sustain 1 Y Scan & Sustain Drive with E/R y1 y3 z2 z4 yn-3 yn-1 zn-2 y2 y4 yn-2 yn zn X odd Data Driver X even Data Driver z1 z3 zn-3 zn-1 Z Sustain 1 N Line address Dual scan sustain 1 X Top Data Driver y1 z1 y2 y4 yn-2 yn z2 y3 z3 Y Scan & Sustain Drive with E/R z4 Z Sustain Drive with E/R Y/2 N/2 yn-3 zn-3 zn-2 yn-1 zn-1 N Line zn X Bottom Data Driver

Waveform (Ramp) (4) US Patent : 5,745,086 (1998. Weber) 1981년 Criscimagna 등이 단순한 RC 시정수에 따른 swing 파형이 아닌 방전공간의 상태나 RC 값에 관계없이 일정하게 증가하는 ramp 파형을 PDP에 적용한 이후 ramp 파형이 non-uniformity 한 panel에 대해서 소거 마진이나 쓰기 마진을 증가시켜 정확한 소거가 가능하다는 장점을 가진다는 것이 알려져 왔다. 이 후 Reset 기간 중의 ramp 파형의 적용은 90년대에 접어들어 실제 대화면 PDP 구동에 응용되었다.

ER Switching operation  Energy Recovery회로는 Panel에 저장된 에너지(½CpVs²)를 inductor를 통하여 Cs에 저장했다가 다음 Pulse전압을 Panel에 공급할 때 사용하며 PDP 구동효율에 제일 큰 영향을 줌 Switching operation State-1 (er_up) : S1 closed, S2, S3, S4 open State-2 (sus_up) : S1, S3 closed, S2, S4 open State-3 (er_dn) : S2 closed, S1, S3, S4 open State-4 (sus_dn) : S2, S4 closed, S1, S3 open VH Vs Vcc S1 S3 L Vss + IL Output Cs IL S2 S4 - IL State-1 State-2 State-3 State-4 State-1

Fujitsu (ALiS) [ Odd Field ] [ Even Field ] Vs X1 X2 X3 X4 X5 X6 X7 Vs Y1 Y2 Y3 Y4 Y5 Y6 Y7 Vs Y1 Y2 Y3 Y4 Y5 Y6 Y7 Vs Vs Vs Vs Vs Vs Vs Vs Vs Vs Vs Vs Vs Vs Vs Vs Vs Vs Vs Vs Vs Vs Vs Vs Vs Odd X Address Sus1 Sus2 Odd X Even X Address Sus1 Sus2 [ Odd Field ] Even X [ Even Field ] X 1,3,5 X 1,3,5 Y 1,3,5 Y 1,3,5 X 2,4,6 X 2,4,6 Y 2,4,6 Y 2,4,6

Fujitsu (TERES)  Vs/2 전압을 사용하는 구동 방법

Pioneer (Clear driving & ASC)  All SE 구동 • 순차적인 계조 표현이 가능하므로 contour noise free • SE 구동에 의한 addressing time saving • But, Real 표현 계조 수가 적음  최근 ASC 독자 구동방식 채용