Stop Watch 예비제안서 10조 2005730010 이인희 2005730029 김민석 2005730144 박재원 2006730123 유민우
목 차 1. 설계목표 2. 관련이론 3. 블록도 4. 사용부품 5. 설계일정 6. 역할분담
설계를 통한 디지털 논리회로를 이해하고 설계의 절차를 이해한다. 1. 설계 목표 조합논리회로와 순서논리회로를 이용한 스탑워치 를 설계한다. 설계를 통한 디지털 논리회로를 이해하고 설계의 절차를 이해한다.
2. 관련 이론 555 Timer 카운터회로에 클럭펄스를 인가해준다.
구형파를 Count-up 단자로 입력받아 4bit로 출력 2. 관련 이론 74192 <10진 카운터> 구형파를 Count-up 단자로 입력받아 4bit로 출력 레지스터 초기값을 입력받아 LOAD를 active -> LAB Time 저장 b) 6진 카운터 Qb와 Qc 의 출력을 AND gate 에 인가 -> 출력을 CLR단자로 입력
2. 관련 이론 74192 동작파형 9에서 10으로 넘어가기 직전에 Carry가 발생 -> 다음단의 클럭입력으로 인가
3. 블록도 7 Segment 7 Segment Decoder Decoder 555 Timer Counter Register
4. 사용 부품 부 품 수 량 7 segment 15 74192 Push Button Switch 5 Resistor 50 부 품 수 량 7 segment 15 74192 Push Button Switch 5 Resistor 50 Capacitor NE555 Timer 2
5. 설계 일정 자료수집 예비제안서 제작 회로도 작성 부품구입 작품 제작 외관 제작 최종 점검 결과 제안서 제작 2주차 (5.24~30) 3주차 (5.31~6.6) 4주차 (6.7~발표) 1주차 (5.17~23) 자료수집 예비제안서 제작 회로도 작성 부품구입 작품 제작 외관 제작 최종 점검 결과 제안서 제작
6. 역할 분담 자료 수집 재료 구입 제안서 작성 부품 제작 이인희 O 김민석 박재원 유민우
Thank You !