Analog IC design 3주차 Oct.30th Multimedia Lab.

My cad review My cad 실행 MyCAD Pro 2007 > LayEd Pro Multimedia Lab. Layout 편집 프로그램 Schematic과 Layout 비교 프로그램 회로 해석 위한 SPICE 프로그램 Multimedia Lab.

My cad review Multimedia Lab.

My cad review Project Path Technology Path Create a folder on the desktop which is named your ID number Create the project file, for example “xxx.prj” Technology Path MyCADPro > Demo > IDS > Mycell < Layout folder ` SCMOS_SCN4ME_SUBM.TEC’ file

My cad review Execute ‘New Cell’ Multimedia Lab. Insert the layout name on “Cell Name” Multimedia Lab.

My cad review Multimedia Lab. Bind Library C:\MyCADPro\Demo\IDS\MyCell\Layout\Mycell.prj Multimedia Lab.

NMOS NMOS 구조 Multimedia Lab. Poly silicon Contact Length Width Active N+ implant * 트랜지스터에서 Active 영역과 poly 영역이 만나는 부분이 트랜지스터의 크기(Width, Length)를 결정 Multimedia Lab.

NMOS NMOS layout Gate Source/Drain Drain/ Source BULK Multimedia Lab.

PMOS PMOS의 구조 Multimedia Lab. N-well Length Contact Width Active P형 반도체와 n형 반도체의 모빌리티 차이 때문에 Active p+ implant Poly silicon * Nmos와 pmos의 모빌리티 차이 때문에 PMOS가 NMOS와 똑같은 성능을 내기 위해 PMOS의 크기를 NMOS의 2배로 그린다. Multimedia Lab.

PMOS PMOS의 layout BULK Source/Drain Drain/ Source Gate Multimedia Lab.

Transistor의 drain/source 공유 Schematic D1 D2 G1 G2 S 레이아웃의 공간을 줄이기 위해 TR의 드레인과 다른 TR의 소스를 공유 Layout 게이트 저항 줄이기 위해 -> 노이즈와 딜레이의 성능 향상 D, S의 side wall커패시터 증가시키기 위해 SOUSRCE를 공유 Multimedia Lab.

Transistor의 series connection Schematic G1 G2 G3 G4 IN OUT Layout 게이트 저항 줄이기 위해 -> 노이즈와 딜레이의 성능 향상 D, S의 side wall커패시터 증가시키기 위해 핑거링의 개수가 게이트의 개수라고 할 수 있음 Multimedia Lab.

Transistor fingering Multimedia Lab. D D G G S S W 4W W/3 Schematic L=0.5um, W=5um Transistor 3개 3개의 TR이 Drain, Gate, Source를 공유하는 형태 L=0.5um, W=15um Transistor 1개 G G S S Layout W 4W W/3 Multimedia Lab.

DRC&ERC DRC(Design Rule Check) ERC(Electrical Rule Check) MyCAD Pro > Demo > IDS > MyCell > Layout > Layout Verification Rule > CMOS_SCN4ME_SUBM_DRC.rul ERC(Electrical Rule Check) Layout Verification Rule > CMOS_SCN4ME_SUBM_ERC.rul Multimedia Lab.

Report (due date 11/6) Design nmos transistor(width : 60um, length : 0.5um) of 1 finger, 2 fingers, 3 fingers and 4 fingers. (include how you make that design) Expectation result M1 D node S GND W=x.xU M2 D node S GND W=x.xU M3 D node S GND W=x.xU (M4) (D) (node) (S) (GND) W=x.xU Multimedia Lab.