디 지 털 공 학 한국폴리텍V대학

강의내용 및 구성 논리회로와 불 대수 기본 논리 함수와 진리표 불 대수의 정리 불 함수와 논리회로의 상호변환

불 대수(Boolean Algebra) ※ 불 대수에서 공식화된 공리 불 대수는 스위칭 및 논리 기능을 기호로 표현한 회로망을 분석하거나 간략하게 설계하는데 사용되는 수학적 기법 George Boole(1854) 논리의 체계적 조작 소개 E.V. Huntington(1904) 일반적인 Boole대수 정의 ※ 불 대수에서 공식화된 공리 불 대수의 변수 A는 0과 1의 두 가지 상태만 존재한다 A = {0, 1} NOT 동작을 나타내는 “-”는 부정 또는 역을 나타낸다 AND와 OR의 논리 연산 결과는 다음과 같다 AND 논리 : 0·0=0, 0·1=0, 1·0=0, 1·1=1 OR 논리 : 0+0=0, 0+1=1, 1+0=1, 1+1=1 ☞ 공리에 포함된 0, 1, +, ·, - 등의 표시는 수학적 의미는 없다

불 대수(Boolean Algebra)(계속) 불 함수와 진리표(교재 p.58) 입력 변수에 대한 함수 등의 결과를 기록한 표를 진리표(truth table)라 하며, 그 진리값으로부터 논리적인 회로를 조합하여 만들 수 있고 또한 논리함수나 불 대수 정리 등이 참인지 거짓인지를 판정해 낼 수 있다 기본 논리 함수 NOT 출력은 입력의 반대 입력 1개, 출력 1개 Inverter 라고도 함 표현식과 진리표 Y = Ā=A′ A Y 1

불 대수(Boolean Algebra) (계속) 논리기호(IEEE 표준)

불 대수(Boolean Algebra) (계속) AND 모든 입력이 ‘1’일 때 출력이 ‘1’ 표현식과 진리표 논리기호 B Y A 1 Y = A  B = AB

불 대수(Boolean Algebra) (계속) 논리 게이트의 활성(enable) 및 억제(inhibit, disable) 회로 스위치 ‘OFF’의 상태는 ‘0’ 값의 공급을 의미하지 않는다

불 대수(Boolean Algebra) (계속) OR 1개 이상의 입력이 ‘1’일 때 출력이 ‘1’ 표현식과 진리표 논리기호 Y = A + B B Y A 1

불 대수(Boolean Algebra) (계속) NAND AND 출력의 반전 (NOT AND) 모든 입력이 ‘1’일 때 출력이 ‘0’ 표현식과 진리표 논리기호 Y = (A  B)′= (AB)′ B Y A 1

불 대수(Boolean Algebra) (계속) NOR OR 출력의 반전 (NOT OR) 1개 이상의 입력이 ‘1’일 때 출력이 ‘0’ 표현식과 진리표 논리기호 ※NAND나 NOR는 Tr로 쉽게 구현되기 때문에 AND나 OR보다 더 많이 사용된다 Y = (A + B)′ B Y A 1

불 대수(Boolean Algebra) (계속) XOR 입력중 ‘1’의 개수가 홀수일 때 출력이 ‘1’ 표현식과 진리표 논리기호 Y = A  B = AB’ + A’B B Y A 1

불 대수(Boolean Algebra) (계속) XOR 게이트를 이용한 반전(complement)

불 대수(Boolean Algebra) (계속) XNOR (교재 p.84) XOR의 역 표현식과 진리표 논리기호 Y = (A  B)′ = A⊙B B Y A 1

불 대수(Boolean Algebra) (계속) 3-상태 버퍼(교재 p.76) ‘1’과 ‘0’에 제 3의 상태 ‘Z’(high impedence) 추가 BUS등에 많이 활용 논리기호 및 활용

불 대수의 정리 불 대수의 성질 연산자 ‘+’와 ‘•’에 대해 닫혀있다 단위원 연산자 ‘+’와 ‘•’에 대해 교환법칙 성립 연산자 ‘+’는 ‘•’에 대해, ‘•’는 ‘+’에 대해 배분법칙 성립 일반 대수에서는 성립하지 않는다 보수의 존재 ① 어떤 집합내의 원소쌍에 대하여 연산 결과가 그 집합의 한 원소로 대응 예) 자연수 집합과 덧셈(닫힘), 뺄셈(닫혀있지 않음) ① ‘+’ → 0, ‘• ’→ 1 예) e+X=X가 되는 e, 또는 e•X=X가 되는 e를 단위원이라 함 ① 집합내의 모든 원소에 대해 X+X'=1, X•X’=0이 되는 보수 존재

불 대수의 정리 정리 (계속) 연산자의 우선순위는 다음과 같다 괄호 NOT AND OR

불 대수의 정리 정리 (계속) 불 대수의 정리(교재 p.60) 교환법칙 결합법칙 3-input AND gate

불 대수의 정리 (계속) 배분법칙 A•(B+C) = A•B + A•C X = Y

불 대수의 정리 (계속) (A+B)•(C+D) = A•C + A•D + B•C + B•D X = Y

불 대수의 정리 (계속) 0과 1의 특수법칙 A+0=A A+1=1

불 대수의 정리 (계속) A•0=0 A•1=1

불 대수의 정리 (계속) 동일법칙 A+A=A A•A=A

불 대수의 정리 (계속) 부정의 법칙 (A’)’=A

불 대수의 정리 (계속) 상보의 법칙 A+A’=1 A•A’=0

불 대수의 정리 (계속) 흡수의 법칙 A+A•B=A, A•(A+B)=A

불 대수의 정리 (계속) A+A’•B=A+B

(A+B)•(A+C) = AA + AC + AB + BC 불 대수의 정리 (계속) (A+B)•(A+C) = A+B•C (A+B)•(A+C) = AA + AC + AB + BC = A + AC + AB + BC = A + AB + BC = A + BC

불 대수의 정리 (계속) 드모르간의 법칙(De Morgan’s Law) (A+B)’=A’•B’, (A•B)’=A’+B’ 진리표와 등가 gate 드모르간의 법칙은 NOR나 NAND를 이용하여 회로를 단순화하는데 유용

불 대수의 정리 (계속) 적용 예)

불 함수와 논리회로의 상호변환(교재 p.85) 불 대수의 간략화 및 논리회로로의 변환 최소 면적과 delay path fan-in과 fan-out 고려 예제 1) 논리회로 변환 간략화한 후 논리회로 변환

불 함수와 논리회로의 상호변환(계속) 예제 2) 리터럴의 수만을 줄이는 것이 최선은 아니다 4개의 gate와 3-레벨 회로

불 함수와 논리회로의 상호변환(계속) 예제 3)