오브젝트 디지털 IC IT CookBook, VHDL을 이용한 디지털 회로 입문

1 디지털 회로 제작 2 디지털 IC의 특성 3 팬아웃 4 전파지연시간 5 소비전력 6 풀업과 풀다운 7 출력형식 8 스파이크 전류와 바이패스 컨덴서

Section 01 디지털 회로 제작 74LS08, 74LS32, 74LS04의 예 DIP(Dual Inline Package, 이중 직렬 패키지)라고 하는 타입으로, 양측에 7개씩 다리(리드)가 붙은 14핀의 IC 16핀, 20핀, 28핀, 40핀의 IC등이 있음 얇고 리드수가 많은 QFP(Quad Flat Package, 4면 평판 패키지)도 최근에는 많이 사용되고 있음

Section 01 디지털 회로 제작

Section 01 디지털 회로 제작 EXOR 회로 구성 배선도 작성 회로도에 기초하여 핀번호 결정

Section 01 디지털 회로 제작 배선도 작업 전원 및 바이패스 컨덴서의 접속

Section 02 디지털 IC의 특성 TTL (Transistor Transistor Logic) 바이폴라 트랜지스터로 구성 고속으로 동작할 수 있다는 것 소비전력이 크기 때문에 IC 내에 많은 회로를 넣을 수 없음. 즉, [고집적화]가 어렵다 CMOS (Complementary Metal Oxide Semiconductor) 저소비 전력 전원 사용 범위대([TTL]은 ＋5[V]를 사용하지만 [CMOS]는 ＋3[V]~＋1.8[V] 정도로 사용 가능) 가 특징 소비전력이 작기 때문에 [고집적화]가 가능하며 PC 등 시판 기기에 사용되는 디지털 IC는 거의 [CMOS]로 구성

Section 02 디지털 IC의 특성 출력 전압 입력 전압 디지털 IC의 출력 전압은 [H 레벨]과 [L 레벨]의 2종류 전압 값은 VOH와 VOL에 따라 정의 입력 전압

Section 02 디지털 IC의 특성 출력 전류 입력 전류

Section 03 팬 아웃 팬 아웃

Section 03 팬 아웃 팬 아웃 74LS04의 파라미터는 다음과 같다 하나의 출력에 몇 개의 입력이 가능한지 구하시오

Section 03 팬 아웃 시리즈가 다른 경우 예)7404의 출력을 74LS157의 select 입력으로 사용할 때 팬 아웃을 구하라

Section 04 전파 지연 시간 TTL의 종류

Section 04 전파 지연 시간 CMOS의 종류

Section 04 전파 지연 시간 전파지연시간(tPD：Propagation Delay Time) 입력 변화에서부터 출력 변화까지의 지연시간

Section 04 전파 지연 시간 전파 지연 시간의 VHDL 기술 when

Section 04 전파 지연 시간 After 시뮬레이션 결과

Section 04 전파 지연 시간 AND 회로의 시뮬레이션

Section 04 전파 지연 시간 관성 지연과 전파 지연 관성 지연 전파 지연 after 를 사용 소자 고유의 지연시간에 사용 전파 지연 transport를 사용 회로의 배선 지연 등 에서 사용

Section 05 소비 전력

Section 06 풀 업과 풀 다운 풀업 저항과 풀다운 저항 그림 6-21과 같이 미사용된 입력은 어떻게 해야 할까? 아무데도 접속하지 않는다. IN과 함께 접속 H레벨에 접속 풀업 : 미사용된 입력을 H로 고정

Section 06 풀 업과 풀 다운 풀업저항 : 풀업을 위한 저항

Section 06 풀 업과 풀 다운 풀다운 풀업과 달리 풀다운은 바로 GND에 연결하는 것이 정상적인 방법

Section 07 출력형식 IC의 출력 형식 토템폴(totem pole) 출력 3-상태(3-state) 출력 개방 컬렉터(open collector) 출력 일반적인 디지털 IC는 토템폴(totem pole) 출력

Section 07 출력형식 3-상태 출력 3-상태(tri state)의 출력은 [H 레벨], [L 레벨], [고임피던스]의 3가지 상태를 갖음

Section 07 출력형식 3-상태 출력 3-상태(tri state)의 출력은 [H 레벨], [L 레벨], [고임피던스]의 3가지 상태를 갖음

Section 07 출력형식 bit와 std_logic의 차이 개방 컬렉터 출력 지금까지는 출력 값을 '1'과 '0'으로만 기술했는데, std_logic 형과 std_logic_vector 형의 데이터 타입의 경우에는 [고임피던스 상태]인 [Hi-Z]를 'Z'로 기술할 수도 있음 이것과 매우 유사한 bit 형이나 bit_vector 형의 데이터 타입도 있지만, '1'과 '0'밖에 표현할 수 없기 때문에 3-상태 출력을 기술할 수 없음 개방 컬렉터 출력 1개의 스위치만을 ON/OF하여 [H 레벨]과 [L 레벨]을 출력 TTL에서는 트랜지스터로 되어 있어 개방 컬렉터 출력, CMOS에서는 MOSFET로 되어 있어 개방 드레인(open drain) 출력이라고 함

Section 07 출력형식

Section 07 출력형식

Section 07 출력형식 지속 3-상태 출력

Section 07 출력형식 지속 3-상태 출력

Section 07 출력형식 스파이크 전류와 바이패스 컨덴서 출력 전압이 [H 레벨]에도 [L 레벨]에도 속하지 않는 어중간한 값일 때에는 전원으로부터 IC에 [스파이크 전류(spike current)]가 흐르게 됨 출력 전압은 스파이크 전류가 흐를 때 2개의 스위치가 [ON]도 [OFF]도 아닌 어중간한 상태 바꿔 말하면, 스위치의 양쪽 끝을 저항으로 접속하여 ＋5[V]로부터 GND에 스파이크 전류를 발생. 단, 스파이크 전류가 흐르는 것은 극히 짧은 시간

Section 07 출력형식 바이패스 콘덴서 다른 회로나 장치에 스파이크 전류의 영향이 미치지 않도록 IC 근처의 ＋5[V]와 GND 사이에 컨덴서를 삽입 고역 통과 컨덴서 고주파 특성을 갖고 있는 0.1[μF]~0.01[μF] 정도의 세라믹 컨덴서나 소형화한 적층 세라믹 콘덴서를 IC 1개당 1개 정도로 구축 저역 통과 컨덴서 47[μF]~100[μF] 정도의 전해 컨덴서를 IC 5~10개당 1개 정도로 구축

Section 07 출력형식 바이패스 콘덴서 다른 회로나 장치에 스파이크 전류의 영향이 미치지 않도록 IC 근처의 ＋5[V]와 GND 사이에 컨덴서를 삽입 고역 통과 컨덴서 고주파 특성을 갖고 있는 0.1[μF]~0.01[μF] 정도의 세라믹 컨덴서나 소형화한 적층 세라믹 콘덴서를 IC 1개당 1개 정도로 구축 저역 통과 컨덴서 47[μF]~100[μF] 정도의 전해 컨덴서를 IC 5~10개당 1개 정도로 구축

Section 07 출력형식 연속 스텝핑과 분할 스텝핑 여러 비트가 동시에 변하는 버스 신호에서는 출력이 변하는 순간에 큰 전원 전류가 흘러, 회로의 오동작의 주요 원인이 되는 일이 발생 전원 전류가 급격히 변하기 때문에 바이패스 컨덴서가 스파이크 전류의 영향을 완전히 완화시키지 못한 상태에서 회로의 접지 레벨이 변해 버리기 때문 스텝핑은 이를 경감시키기 위한 방법 신호를 천천히 변화시켜, 순간적으로 흐르는 스파이크 전류를 경감시키는 [연속 스텝핑] 버스 신호를 여러 개로 분할하여 시간을 늦춰가면서 목적한 신호를 출력하는 [분할 스텝핑]

Section 07 출력형식

Section 07 출력형식