RAM RAM 읽기 동작(read) RAM 쓰기 동작(write) 1. 주소선을 통해 주소값 입력. 2. 제어선을 통해 읽기 신호 입력. 1. 주소선을 통해 주소값 입력. 2. 저장할 데이터를 데이터선을 통해 입력. 3. 제어선을 통해 쓰기 신호 입력.
메모리 셀(소자) 설계 1.입출력 및 상태 변수 설정 입력변수 Si : 선택신호 : 읽기/쓰기 제어신호 Ii : 입력 데이터( = 0 일 때에만 사용됨) r/w 출력변수 Yi : 출력 데이터 ( = 1 일 때에만 의미 있음) r/w 상태변수 Q: 소자에 기억된 데이터 값 2.상태표 작성 Q(t) 1 I Yi Q(t+1) Si 출력 다음상태 입 력 r/w
3.여기표 작성 Q(t) 1 I Yi Q(t+1) Si 출력 다음상태 입 력 Yi R S Q(t+1) Q(t) Ii Si 플립플롭 입 력 다음 상태 현재 r/w 1 1 1 1 1 1 Q(t) 1 I Yi Q(t+1) Si 출력 다음상태 입 력 r/w 1 1 1 1
4. 논리식 1 10 11 01 00 IiQ Si r/w 1 10 11 01 00 IiQ Si r/w S = 10 11 01 00 IiQ Si r/w 1 10 11 01 00 IiQ Si r/w S = Si (r/w)Ii R = Si (r/w)Ii 10 1 11 01 00 IiQ Si r/w Yi = Sir/wQ
5. 회로도 S = Si (r/w)Ii R = Si (r/w)Ii Yi = Sir/wQ 6. 블럭도
4×3 IC RAM
PLA(Program Logic Array)
PLA를 이용한 회로 구현 예 진리표 논리식 간소화 bc a 00 01 11 10 1 bc a 00 01 11 10 1 a b 1 bc a 00 01 11 10 1 a b c F1 F2 1 F1 = F1 = ab + bc + ac ab + bc + ac bc a 00 01 11 10 1 bc a 00 01 11 10 1 공통항이 많은 것끼리 짝짓기 F2 = F2 = abc + bc + ac abc + bc + ac
프로그램 테이블 회로도 F1 = ab + bc + ac ab F2 = abc + bc + ac bc ac term AND a b c OR F1 F2 ab bc ac NOT abc 1 x 1 x ac x 1 1 1 1 x 1 1 1 1 x 1 abc x 1