AT MEGA 128 기초와 응용 I 기본적인 구조
AtMEGA128의 구조 개요
AtMEGA128의 구조 개요 연산과 데이터 저장을 한번에 할수 있는 하버드 구조가 되어있 어 동시에 프로그램 메모리와 데이터 메모리를 동시에 액세스 할 수 있음. 임베디드 환경에 적합한 저전력 소모를 갖음. 대부분의 명령은 단일 클럭으로 실행하여 동작 속도를 현신적 으 로 개선한 제어기임. 내부에는 32개의 범용 작업레지스트를 가지며, 모든 레지스트가 산술-논리장치 (ALU - Arithmetic logic Unit)와 직접적으로 연 결되는 구조를 가지고 있기 때문에 한 클럭 사이클 내에 단일 명 령 사이에 두 개의 독립된 레지스트를 한꺼번에 처리할 수있음. < 하버드 구조 > 컴퓨터에서 프로그램이 저장되는 기억장치와 데이터가 저장되는 기억 장치를 하드웨어적으로 완전 히 분리하여 속도 향상을 꾀하는 구조 http://blog.naver.com/ya3344?Redirect=Log&logNo=220213060768 http://namunny.blog.me/110177941772
AtMEGA128의 구조 개요 다기능, 양방향의 I/O포트를 가지고 있음. 이는 구조 변경이 가능하고, 풀업저항이 내장되어있음. 8비트 16비트의 타이머가 내장되어 있으며, 이를 이용해 PWM(펄스 폭 변조) 출력기능으로 활용 할 수 있음. 16개까지의 채널 입력을 갖는 10비트 A/D변환기가 내장됨. 다양한 직렬 인터 페이스 기능을 내장함. ㄱ. TWI 기능. ㄴ. RS-232, RS-485 등의 지원을 위한 UART/USART ㄷ. SPI(Serial Peripheral Interface) LCD 컨트롤러의 지원
AtMEGA128의 구조 개요
AtMEGA128의 구조 개요
AtMEGA128의 구조 개요 ATmega128의 블록도 코어의 구조도