3. 반/전 가산기, 반/전 감산기 제작 컴퓨터 구조 실습 안내서.

Slides:



Advertisements
Similar presentations
10-7 부동소수점 (Floating-Point) 계산  컴퓨터에서 숫자를 표기하는 방법  가수 (Fraction) : 부호화된 고정소수점 숫자 지수 (Exponent) : 소수점의 위치를 표시 ( 예 )10 진수 를 표기하면 Fraction Exponent.
Advertisements

제철고 프로그래밍언어 2015 가을학기 연습 #1 Python 연산식 이다훈 POSTECH 컴퓨터공학과 2015 년 9 월 23 일.
Chapter 04 컴퓨터에서 데이터 표현. 04 컴퓨터에서 데이터 표현 2 인코딩 (encoding) – 현실세계의 정보를 컴퓨터 내부에서 처리할 수 있는 이진수로 변환하는 방법 1. 컴퓨터 속에서 데이터 표현 원리 0 - 아빠 1 - 엄마 00 - 아빠 01 - 엄마.
13 강 논리회로 2 과목 전자계산기 구조 강사 이 민 욱. 13 강 논리회로  논리회로 1. 부울 대수 (Boolean Algebra) 에서 사용하는 기본 연산자 ① 논리부정 : NOT ( ` ) 논리부정은 F = NOT A 의 표현을 F =A` 로 표현 ② 논리곱.
재료수치해석 HW # 박재혁.
컴퓨터프로그래밍 1주차실습자료 Visual Studio 2005 사용법 익히기.
                                  7장 D/A 변환기 D/A Converter? D/A Converter 원리 Bit 수와 최대범위 및 해상도와의 관계.
제5장 조합논리회로설계(MSI/LSI) 내용 5.1 MSI/LSI 조합논리회로 설계 5.2 이진가산기와 이진감산기
#include <stdio.h> int main(void) { float radius; // 원의 반지름
Pspice를 이용한 회로설계 기초이론 및 실습 4
조합 논리회로 설계 및 검증 Sun, Hye-Seung.
디 지 털 공 학 한국폴리텍V대학.
제4장 조합논리회로 내용 4.1 조합논리회로 설계 과정 4.2 산술회로 : 가산기(adder)/ 감산기(subtractor)
디지털논리실습 기본 논리 게이트 부울대수 조합회로.
Multiplexer 설계.
오브젝트 조합 회로 IT CookBook, VHDL을 이용한 디지털 회로 입문.
Chapter 01 디지털 논리회로.
디지털영상처리 및 실습 대구보건대학 방사선과.
실험1. 연산 증폭기 특성 전자전기컴퓨터공학부 방기영.
2장. 데이터의 표현 Lecture #2.
11장. 포인터 01_ 포인터의 기본 02_ 포인터와 Const.
컴퓨터 프로그래밍 기초 #02 : printf(), scanf()
디지털회로설계_강의안7 10. 인코더와 디코더.
한국방송통신대학교 출석수업 컴퓨터과학과 디지털논리회로 담 당 : 김 룡
임베디드 실습 # LED, 7’Segment 제어
학습목표 학습목차 다른 홈페이지의 HTML 파일 코드를 보는 방법에 대해 알아봅니다.
Tail-recursive Function, High-order Function
Chapter 07. 기본 함수 익히기.
2장 논리 회로와 활용 2장 논리회로와 활용.
디 지 털 공 학 한국폴리텍V대학.
받아 내림이 있는 (두 자리 수) – (두 자리 수)
VHDL Mealy and Moore model
프로그래밍 개요
플립 플롭 회로.
디지털 시스템 2010년 1학기 담당교수: 최선영 연구실: 산학연구관 6층 602 ( )
수학8가 대한 92~95 쪽 Ⅳ. 연립방정식 1. 연립방정식과 그 풀이 및 활용 >끝내기전에(9/9) 끝내기 전에.
논리회로 및 실험 조합논리회로 (1) - Adder
3D 프린팅 프로그래밍 01 – 기본 명령어 강사: 김영준 목원대학교 겸임교수.
논리회로 설계 및 실험 5주차.
볼링게임 시스템 3조 오지연, 손수경.
디지털회로설계_강의안2 NOR, NAND 게이트 불대수와 드모르강 정리.
안산1대학 제 2 장 디지털 논리회로.
디지털 논리의 표현 디지털 회로 디지털 회로 구현
제 15 장 디지털 회로 (Digital Circuits)
컴퓨터 프로그래밍 기초 - 5th : 조건문(if, else if, else, switch-case) -
Choi Seong Yun 컴퓨터 프로그래밍 기초 #06 : 반복문 Choi Seong Yun
컴퓨터 프로그래밍 기초 - 8th : 함수와 변수 / 배열 -
천안시 호재 정리 ▶ 천안 원 도심재개발 정비예정구역 총괄 : 80개 구역 규모 : 3,130,235 ㎡(약94.7만평)
컴퓨터 계측 및 실습 디지털 출력 영남대학교 기계공학부.
계산기.
7세그먼트 표시기.
제3장 함수와 배열수식 전진환
회로해석 및 논리회로실험 (정승기 교수님, 김신아 조교님)
4장. 데이터 표현 방식의 이해. 4장. 데이터 표현 방식의 이해 4-1 컴퓨터의 데이터 표현 진법에 대한 이해 n 진수 표현 방식 : n개의 문자를 이용해서 데이터를 표현 그림 4-1.
Chapter 5. 자료의 연산과 논리회로 e-learning Computers.
제11강 PC정비사 1급(필기) Lee Hoon Copyright(c) 2008 LeeHoon All rights reserved.
논리회로 설계 및 실험 4주차.
8장. 연산 장치 Lecture #8.
디지털회로설계_강의안3 4. X-OR, X-NOR 게이트 5. 오픈컬렉터와 3상태 버퍼/인버터.
Python.
상관계수.
실습과제 (변수와 자료형, ) 1. 다음 작업 (가), (나), (다)를 수행하는 프로그램 작성
OP-AMP를 이용한 함수발생기 제작 안정훈 박선진 변규현
I. 수와 식 1. 유리수와 순환소수.
수학10-나 1학년 2학기 Ⅱ.부등식의 영역 3. 부등식의 영역에서 최대, 최소(5/5) 부등식 영역 수업계획 수업활동.
컴퓨터는 어떻게 덧셈, 뺄셈을 할까? 2011년 10월 5일 정동욱.
논리 회로 설계 기초 (1) Lecture #2 임베디드 하드웨어.
논리회로 설계 및 실험 8주차.
                                  6장 엔코드 디코드 회로 10진수와 2진수의 변환 및 표시 4 7 A B C D BCD 변환.
디 코 더 n비트의 2진 코드를 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 회로
Presentation transcript:

3. 반/전 가산기, 반/전 감산기 제작 컴퓨터 구조 실습 안내서

반가산기(Half-Adder)란? S = x´y + xy´ C = xy + 두 개의 2진수 A와 B에 대하여 합(sum)과 자리올림수(carry)를 얻는 논리회로 S = x´y + xy´ = x y C = xy + < Truth Table > Inputs Outputs x y S C 1 컴퓨터 구조 실습 안내서

반가산기 만들기 S = x y => + x s y C = xy x => c y 컴퓨터 구조 실습 안내서

반가산기 만들기 컴퓨터 구조 실습 안내서

전가산기(Full-Adder)란? 두 개의 2진수에서 최소유효자리의 가산은 반가산기로써 실행할 수 있으나 n-bit의 2진수를 합할 경우 아래자리에서 올라온 자리올림수(Cn-1)까지 합하여 가산을 행하여야 하므로 A+B+Cn-1과 같이 최소한 3-bit의 입력을 합하여 그 합과 자리올림수를 발생하는 회로 컴퓨터 구조 실습 안내서

전가산기의 진리표와 논리식 S = x y z + C = xy + (x y)z < Truth Table > A B Cn-1 Cn S Inputs Outputs 1 컴퓨터 구조 실습 안내서

전가산기 만들기 S = x y z => + + x y s z 컴퓨터 구조 실습 안내서

전가산기 만들기 C = xy + (x y)z + xy + (x y)z + => => => x y x y z 컴퓨터 구조 실습 안내서

전가산기 만들기 컴퓨터 구조 실습 안내서

반감산기(Half-Subtracter)란? 두 개의 2진수에 대하여 앞자리수에서 빌려오는 것을 전제로 두 수를 감한 차이의 관계를 나타내는 논리회로 입력 x, y의 차이(Difference)를 D, 자리빌림수(Borrow) 를 B라 한다. 컴퓨터 구조 실습 안내서

반감산기의 진리표와 논리식 D = x´y + xy´ B = x´y + < Truth Table > Inputs Outputs x y D B 1 컴퓨터 구조 실습 안내서

반감산기 만들기 컴퓨터 구조 실습 안내서

전감산기(Full-Subtracter)란? 두 입력 x, y를 감산하는 경우 n번째 자리에서 감산을 수행하기 전에 n-1번째 자리에서 bn=1을 빌려주어 자리내림을 전제로 하고 있으므로 x-y-bn에 대하여 출력 bn+1, d로 표시하는 회로 컴퓨터 구조 실습 안내서

전감산기의 진리표와 논리식 D = x y Bn + Bn+1 = x´y + (x y)´Bn + < Truth Table > D = x y Bn Bn+1 = x´y + (x y)´Bn + x y Bn Bn+1 D Inputs Outputs 1 + 컴퓨터 구조 실습 안내서

전감산기 만들기 컴퓨터 구조 실습 안내서

과제 4bit 가산기 와 4bit 감산기 Input값 8개씩 Output값 5개씩 반감산기, 반가산기, 전가산기, 전감산기를 이용 컴퓨터 구조 실습 안내서

4bit 가산기 컴퓨터 구조 실습 안내서

4bit 감산기 컴퓨터 구조 실습 안내서