디 코 더 n비트의 2진 코드를 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 회로

Slides:



Advertisements
Similar presentations
13 강 논리회로 2 과목 전자계산기 구조 강사 이 민 욱. 13 강 논리회로  논리회로 1. 부울 대수 (Boolean Algebra) 에서 사용하는 기본 연산자 ① 논리부정 : NOT ( ` ) 논리부정은 F = NOT A 의 표현을 F =A` 로 표현 ② 논리곱.
Advertisements

Electrical Engineering Professor: Woojin Choi 1 디지털 시스템 기초 Digital Design with CPLD Applications and VHDL 1 장 ~ 7 장 요약 정리.
2장 조합논리회로 순천향대학교 정보기술공학부 이상정.
작목별 맞춤형 안전관리 시범사업 추진내용 및 절차
컴퓨터와 인터넷.
예비보고서1 : 8개의 푸시버튼 스위치가 있다. 이 스위치에 각각 0~7개까지의 번호를 부여하였다고 하자
5.1 논리연산과 논리회로 5.2 CPU의 구성과 동작 5.3 명령어의 처리방식 5.4 CPU의 종류
9 동기순서논리회로 IT CookBook, 디지털 논리회로.
신호조절*(Signal Conditioning)
디지털 부속품 (Digital Components)
                                  7장 D/A 변환기 D/A Converter? D/A Converter 원리 Bit 수와 최대범위 및 해상도와의 관계.
컴퓨터의 논리 회로.
카르노 맵을 이용한 간략화 2) 입력변수가 n이면 2n 개의 빈칸 작성 3) 민텀은 “1”, 맥스텀은 “0”을 해당칸에 기입
제5장 조합논리회로설계(MSI/LSI) 내용 5.1 MSI/LSI 조합논리회로 설계 5.2 이진가산기와 이진감산기
래치(latch) S R Q Q 1 기본적인 플립플롭(basic flip flop)으로 1비트의 정보를 저장할 수 있는 소자
조합 논리회로 설계 및 검증 Sun, Hye-Seung.
디 지 털 공 학 한국폴리텍V대학.
제4장 조합논리회로 내용 4.1 조합논리회로 설계 과정 4.2 산술회로 : 가산기(adder)/ 감산기(subtractor)
디지털논리실습 기본 논리 게이트 부울대수 조합회로.
Multiplexer 설계.
19장. 원격 조정 로봇 설계 김용애 1조 김정은 이동한 이재흔.
논리 회로 설계 기초 (2) Lecture #2.
실험 11. 트랜지스터 증폭기의 부하선 해석 방 기 영.
6. 조합논리의 기능 6-1 기본 가산기 6-2 병렬 2진 가산기 6-3 비교기 6-4 디코더
최소항(minterm) 모든 변수가 단지 한번씩 사용되어 logical AND된 형태의 function으로 n개의 변수에 대해 2n개의 최소항 존재 진리표에서 변수들의 각 조합 변 수 최소항(minterm) 최대항(maxterm) x y z 논리식 기호 항 xyz
오브젝트 조합 회로 IT CookBook, VHDL을 이용한 디지털 회로 입문.
조합논리회로 모델링 Sun, Hye-Seung.
Chapter 01 디지털 논리회로.
RS 및 D 플립플롭 RS Flip Flop 래치는 어떤 입력 레벨에 의해서 제어되는 데 플립플롭은 클록 입력이라고
디지털회로설계 16. 동기식 카운터.
디지털회로설계_강의안7 10. 인코더와 디코더.
한국방송통신대학교 출석수업 컴퓨터과학과 디지털논리회로 담 당 : 김 룡
7. 기억장치 및 프로그래머블 논리.
성탄절을 향한 길에서.
2장 논리 회로와 활용 2장 논리회로와 활용.
6.1 정류회로 6.2 평활회로 6.3 안정화 전원 6.4 IC를 이용한 안정화 회로
JA A V W. 03.
플립 플롭 회로.
7 기억장치 및 프로그래머블 논리.
플립플롭, 카운터, 레지스터 순서회로 플립플롭 카운터 레지스터.
디지털회로설계_강의안1 1. NOT, OR, AND 게이트.
논리회로 및 실험 조합논리회로 (1) - Adder
Term Projects 다음에 주어진 2개중에서 한 개를 선택하여 문제를 해결하시오. 기한: 중간 보고서: 5/30 (5)
연산자 (Operator).
동기식 카운터 설계.
논리회로 설계 및 실험 5주차.
디지털회로설계_강의안2 NOR, NAND 게이트 불대수와 드모르강 정리.
안산1대학 제 2 장 디지털 논리회로.
13장 CTC and DMA Slide 1 (of 10).
UNIT 25 SPI 로봇 SW 교육원 조용수.
보고서 #7 (기한: 6/2) 2개의 스택, stk1, stk2를 이용하여 큐를 구현하라.
7세그먼트 표시기.
회로해석 및 논리회로실험 (정승기 교수님, 김신아 조교님)
RAM RAM 읽기 동작(read) RAM 쓰기 동작(write) 1. 주소선을 통해 주소값 입력.
Flow Diagram IV While.
컴퓨터구조 (chap2 그림모음).
UNIT 25 SPI 로봇 SW 교육원 조용수.
3. 반/전 가산기, 반/전 감산기 제작 컴퓨터 구조 실습 안내서.
제11강 PC정비사 1급(필기) Lee Hoon Copyright(c) 2008 LeeHoon All rights reserved.
논리회로 설계 및 실험 4주차.
디지털회로설계_강의안3 4. X-OR, X-NOR 게이트 5. 오픈컬렉터와 3상태 버퍼/인버터.
디지털논리 회로 1차설계 예비보고서 2006 송만성 2007이상진 2007배정준 2007김효진.
수학 8나 대한 64쪽 II.도형의 성질 2. 사각형의 성질 §1. 평행사변형 (17/24) 평행사변형이 되는 조건.
김진승 한국물리학회 교육위원장, 전북대학교 물리학과
8장 선택 논리 II 1. 논리연산자 1.1 논리연산자 : AND (&&) 1.2 논리연산자 : OR (||)
실습과제 (변수와 자료형, ) 1. 다음 작업 (가), (나), (다)를 수행하는 프로그램 작성
OP-AMP를 이용한 함수발생기 제작 안정훈 박선진 변규현
컴퓨터는 어떻게 덧셈, 뺄셈을 할까? 2011년 10월 5일 정동욱.
버스와 메모리 전송 버스 시스템 레지스터와 레지스터들 사이의 정보 전송을 위한 경로
제3장 선교 구역.반장학교 제1단계.
Presentation transcript:

디 코 더 n비트의 2진 코드를 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 회로

24 디코더 설계 1. 입출력 변수 지정 3. 논리식 2. 진리표 작성 4. 회로도 D0 = AB 입력변수 : A, B 출력변수 : D0, D1, D2, D3 D3 = AB 2. 진리표 작성 4. 회로도 입 력 출 력 A B D0 D1 D2 D3 1

Enable 제어신호를 갖는 24 디코더 설계 1. 입출력 변수 지정 3. 논리식 2. 진리표 작성 4. 회로도 D0 = EAB 입력변수 : E, A, B D1 = EAB 출력변수 : D0, D1, D2, D3 D2 = EAB 2. 진리표 작성 D3 = EAB 4. 회로도 입 력 출 력 E A B D0 D1 D2 D3 입 력 출 력 E A B D0 D1 D2 D3 x 1 1 1 1 1

인 코 더 디코더의 역연산을 수행하는 회로 2n개의 입력과 n개의 출력을 가짐.

42 인코더 설계 1. 입출력 변수 지정 2. 진리표 작성 3. 논리식 4. 회로도 입력변수 : D0, D1, D2, D3 출력변수 : A, B 2. 진리표 작성 3. 논리식 입 력 출 력 D0 D1 D2 D3 A B x 1 D2D3 D0D1 00 01 11 10 x 1 D2D3 D0D1 00 01 11 10 x 1 A = D3 + D2 B = D3 + D1 4. 회로도 항상 하나의 입력에(만) 1이 들어온다고 가정

42 우선순위 인코더 설계 인코더 진리표 우선순위 인코더 진리표 입 력 출력 I0 I1 I2 I3 A1 A0 x 1 입 력 입 력 출력 I0 I1 I2 I3 A1 A0 x 1 입 력 출력 I0 I1 I2 I3 A1 A0 1 G 1 입 력 출 력 I0 I1 I2 I3 A1 A0 G x 1 1 1 1 I2I3 I0I1 00 01 11 10 1 I2I3 I0I1 00 01 11 10 1 I2I3 I0I1 00 01 11 10 1 A1 = I3 + I2 A0 = I3 + I2I1 G = I3+I2+I1+I0

Enable 기능을 갖는 42 우선순위 인코더 설계 우선순위 인코더 진리표 Enable 기능을 갖는 우선순위 인코더 진리표 입 력 출 력 I0 I1 I2 I3 A1 A0 G x 1 입 력 출 력 Ei I0 I1 I2 I3 A1 A0 G Eo x 1 A1 = I3 + I2 A0 = I3 + I2I1 G = I3+I2+I1+I0 A1 = Ei (I3 + I2) A0 = Ei (I3 + I2I1) G = Ei (I3 + I2 + I1 + I0) Eo = Ei (I3 + I2 + I1 + I0)

멀티플렉서 복수개의 입력선 중에 하나를 선택하여 그 선의 정보를 출력선(하나)으로 보낼 수 있게 하는 조합회로 일반적으로 2n 개의 입력선과 n개의 선택신호선 그리고 1개의 출력선을 가지며, 선택신호의 값에 따라 선택된 입력이 출력선으로 내보내짐.

41 멀티플렉서 1. 입출력변수 3. 논 리 식 2. 진 리 표 4. 회 로 도 입력 : I0 I1 I2 I3 , s1 s0 출력 : Y Y = s1s0 · I0 + s1s0 · I1 + s1s0 · I2 + s1s0 · I3 2. 진 리 표 4. 회 로 도 선택신호 출력 s1 s0 Y I0 1 I1 I2 I3

디멀티플렉서 멀티플렉서의 반대 동작 하나의 입력을 선택신호의 제어에 따라 복수개의 출력선중 하나로 내보내는 기능

14 디멀티플렉서 1. 입출력변수 4. 회 로 도 2. 진 리 표 3. 논 리 식 입력 : I , s1 s0 출력 : D0 D1 D2 D3 2. 진 리 표 선택신호 출력 s1 s0 D0 D1 D2 D3 I 1 3. 논 리 식 D0 = s1s0 · I D1 = s1s0 · I D2 = s1s0 · I D3 = s1s0 · I