Logic Works 의 화면구성 Drawing window - 회로 구성의 Schematic영역 Simulation Window- 회로의 Simulation결과 출력 영역 Part Window- 사용할 Part를 선택하는 영역 Drawing Tools- 회로를 그리는 도구들로 구성된 Tool bar. Simulation Tools- Simulation 작업을 수행하는 Tool bar.

Drawing Tool bar의 주요 기능 ① Pointing Cursor : 마우스 포인터 ③ 텍스트 입력 커서 : 회로도에 텍스트를 입력할 때 사용 ④ 신호선 입력 커서 : 포인터 커서를 이용할 때 보다 쉽게 선을 연결할 수 있다. ⑤ 버스 입력 커서 : 선을굵게 표현하여 버스(회로내에서 공유되는선)를 입력 ⑥ Zoom out ⑦ Zoom in ⑧ window 크기에 맞게 확대 ⑨ 일반 Size로 확대

Simulation Tool bar의 주요 기능 ① Show/Hide Simulation: Simulation window를 표시/숨김 ② Add signal to timing : Simulation Window에 다른 Signal 추가 ③ Trigger(특정 Signal 위주로 Simulation...) ④ Reset Simulator(Simulation Window를 Clear...) ⑤ Zoom in Simulation window ⑥ Zoom out Simulation window ⑦ Normal Size ⑧ Single Step Simulator ⑨ Stop Simulator ⑩ Simulator Speed ⑪ Run Simulator

Drawing & Simulation 실습

조합회로의 구성과 시뮬레이션 Z = AB + BC + AC'

위의 Boolean equation은 위 그림의 회로도로 구현되며 다음의 구성요소를 필요로 한다. Z = AB + BC + AC' 위의 Boolean equation은 위 그림의 회로도로 구현되며 다음의 구성요소를 필요로 한다. - 2입력AND게이트(AND-2)3개 - 2입력OR게이트(OR-2)2개 - not게이트(NOT) 1개 - 게이트들을 연결할 wire - 회로 테스트시 입력값을 바꿀때 사용하는 Switch 3개 위에서 필요한 게이트들은 Parts window의 풀다운 메뉴에서 Simulation Gates.clf에서 제공된다.

Z = AB + BC + AC' AND Gates AND－2 게이트를 더블클릭하고 디자인 윈도우로 커서를 원하는 위치로 옮긴 후 클릭 하면 디자인창에 AND－2 게이트가 입력된다. 같은 방법으로 3개의 AND－2 gate를 그린다.

참고 나중에 회로의 연결을 용이하게 하려면 게이트들의 간격을 일정하게 띄어 그린다. 입력된 게이트의 위치를 변경할 때는 이동시킬 게이트를 마우스로 선택하여 원하는 곳으로 드래그하면 된다. 잘못 입력된 게이트를 지울 때 는 지우려는 게이트를 마우스로 선택한 후 Delete키를 이용하거나 오른쪽 마우스 버튼을 누르면 나타나는 팜업 메뉴에서 삭제할 수 있다. 원하는 게이트의 입력이 완료된 후 초기상태의 마우스 포인터 상태로 돌아가기 위해 ESC버튼을 누르거나 Drawing ToolBar에서 키를 누른다.

OR Gates OR－2 게이트를 더블클릭하고 원하는 위치로 이동한 후 한번 클릭하면 디자인창에 OR－2 gate가 입력된다. 7400devs.clf에 있는 IC들은 핀 번호가 입력되어 있으므로 입력할 필요가 없다.

NOT Gates NOT 게이트를 더블클릭하고 위와 같은 방법으로 원하는 곳에 위치시킨다.

Switch Simulation IO.clf를 선택하여 binary switch를 더블클릭 하여 게이트의 입력단 가까이에 위치시킨다. 스위치의 edge부분을 마우스 왼쪽 버튼으로 클릭할 때 마다 입력값이 반전된다.

핀 번호 입력하기 게이트의 입출력핀에 마우스 포인터를 가져가 오른쪽 마우스 버튼을 누른 후 Pin info... 를 선택한다. 핀 번호를 입력하고 Pin number visible을 체크한 후 OK를 클릭한다.

Wire 연결 Wire를 Boolean equation에 맞게 연결한다. TP 5의 그림과 같이 연결하면 된다. 연결하려는 곳에 마우스 포인터를 위치시키고 드래그하여 그린 후 마우스 버튼을 놓으면 된다. 잘못 연결한 선을 지울때는 Drawing ToolBar에서 Zap(delete) 을 누른 후 원하는 선만을 지울 수 있다.

입출력단에 이름(Lable) 넣기 첫번째 AND 게이트의 입력단을 Z라고 입력하려면 원하는 wire에 마우스 포인터를 가져간 후 오른 쪽 마우스 버튼을 누른 후 name메뉴를 선택한다.이름을 'Z'라고 입력하고 visible을 체크 한 상태에서 확인을 클릭한다.

입출력단에 이름(Lable) 넣기 또 다른 방법은 Drawing Toolbar에서 Text 입력 커서를 선택하고 Label을 넣을 선에 연필모양의 커서 끝으로 클릭하여 Z를 입력한 후 원하는 곳으로 드래깅한다. 이때, Label이 보라색으로 나오지 않으면 Signal과 Label이 연결되지 않은 것이므로 위의 작업을 재 시도한다. Label을 클릭 하여 Signal과의 연결상태를 확인한다. (Label이 붙어 있는 Signal은 차후 Simulation을 통해 그 값을 알아 볼 수 있다.) 이와 같은 방법으로 B, C, D, E, F, G, Z를 입력한다. 이것으로써 회로도는 모두 그렸다.

디자인한 회로도 시뮬레이션 하기 위의 조합회로는 타이밍도를 이용한 시뮬레이션에 별 의미가 없으므로 순차회로때 설명하기로 하자. 1. Signal Probe를 이용한 방법 회로의 모든 입출력단의 값을 쉽게 알아보는 방법으로 Drawing ToolBar의 Signal Probe 를 누른 후 물음표 아이콘의 끝을 알고싶은 곳에 가져가서 찍으면 그 위치의 값을 알 수 있다.

디자인한 회로도 시뮬레이션 하기 2. Binary Probe를 이용한 방법: Parts Palette의 풀다운 메뉴에서 Simulation IO.clf를 선택한다. Binary Probe를 더블클릭하여 출력값을 알고싶은 부분에 연결하면 출력값을 보여준다. 아래 그림에서는 입력A,B,C가 각각 1, 0, 0일 때 각 출력단의 값을 보여주는 예이다.

순차회로의 구성과 시뮬레이션 여기서는 74164(8bit-shift-register)를 binary probe와 Simulation Window를 이용하여 시뮬레이션 해보자. 조합회로를 구현할 때 배운 방법을 이용하여 아래 그림을 그리자. 7400devs.clf에서 74164를 더블클릭하여 그리고 Simulation IO.clf에서 clock을 더블클릭하여 회로도를 완성한다.

시뮬레이션 순서 ① 먼저 SW1을 0으로 하여 모든 출력(Q1 ∼ Q8)을 0으로 clear시킨다. ② SW1을 1로, SW2도 1로한 후 SW3을 이용하여 한 클럭을 발생시키고 나서 다시 SW2를 0으로 한다. 그러면, Q1에 1이 입력된다. ③ 그 후 클럭이 하나 발생할 때 마다 Q1에서 입력된 1이 Q2에서 Q8로 자리를 이동하는 것을 관찰할 수 있다.

시뮬레이션 순서 ④ Q8이 1이 된 후 다시 클럭이 발생하면 1이 소멸되고 Q8의 출력이 0이된다. 아래 그림. 계속 클럭이 발생해도 SW2가 0이므로 입력이 계속 0이 들어와서 이동이 없는 것처럼 보인다. ⑤ 위의 결과를 Simulation window를 이용하여 관찰해보자.

시뮬레이션 순서 위의 그림 13을 보면 74164는 clock(SW3)이 positive-edge(0->1)일 때 동작되어 출력값이 변함을 볼 수 있다. 아래의 타이밍도는 옆의 그림과 같은 클럭 속도로 시뮬레이션 되었다.

Sigle Step 실행하기 Simulation Tool Bar에서 Single Step버튼을 클릭하면 버튼을 한번 누를 때 마다 Clock에 동기 하여 한 주기씩 실행되어 Simulation Window에 Timing이 그려진다

Simulation 속도 조절하기 Simulation Tool Bar에서 Simulation Speed Slider를 조절하면 Simulation속도가 조절된다.

Simulation 중단하기 Simulation Tool Bar에서 Stop Simulator 버튼을 클릭하면 Simulation이 중단된다.

Part Library 제작 1. 내부회로를 작성한다. Ex) Port In - CLR, CLK Port Out - OUT 1. 내부회로를 작성한다. 먼저 아래 그림과 같은 특정 회로를 작성하여 mysample.cct라는 이름으로 저장한다. (저장하는 이름은 사용자 임의로 결정한다.) Library를 만들 경우 외부와 Interface되는 단자는 아래와 같이 connector.clf library file의 Port In/Out/Bidir 모듈을 사용하여 연결한다. 연결하는 모듈은 마우스 오른쪽 버튼을 클릭하여 Name을 붙여놓는다. 차후 Part Library로 사용할 때 여기서 설정한 Name을 Pin이름으로 사용하므로 적절한 Name을 기입하는 것이 좋다. Ex) Port In - CLR, CLK Port Out - OUT

Part Library 제작 2. DevEditor 상태로 들어간다. File-New 메뉴를 클릭하고 새로만들기에서 아래 그림과 같이 Device Symbol을 선택하면 DevEditor상태로 들어간다. 옆의 그림창이 뜬다.

Part Library 제작 3. 내부회로를 삽입한다. Options 메뉴의 Subcircuits/Part Type...을 선택하여 'Create a sub-circuit symbol and select an open circuit to attach'항목을 선택한다. 삽입하고자 하는 회로(mysample.cct)를 옆의 그림과 같이 선택하고, Part Type을 완료한다.

Part Library 제작 4. Pin Module을 Link시킨다. Options 메뉴의 Auto Create Symbol 하고 Extract Pin List를 클릭하면 그림 20처럼Library 생성시 배치되는 Pin들이 나열된다. 여기서 보이는 Pin들은 내부회로 작성시 작업했던 Port Name인 것을 알 수 있다. Pin들의 위치를 조정한 후 Generate Symbol 을 클릭하면 다음 장의 그림 같은 Library가 생성된다.

Part Library 제작 5. 이렇게 작성한 library를 File 메뉴의 Save part as...를 선택하여 특정 Library file에 저장한다.