9. 카운터 9-1 비동기 카운터 9-2 동기 카운터 9-3 업/다운 동기 카운터 9-4 동기카운터 설계

Slides:



Advertisements
Similar presentations
13 강 논리회로 2 과목 전자계산기 구조 강사 이 민 욱. 13 강 논리회로  논리회로 1. 부울 대수 (Boolean Algebra) 에서 사용하는 기본 연산자 ① 논리부정 : NOT ( ` ) 논리부정은 F = NOT A 의 표현을 F =A` 로 표현 ② 논리곱.
Advertisements

1 8 장 대형 순차회로 문제의 해법 1) 시프트 레지스터 2) 카운터 3)ASM 도를 이용한 설계 4)One Hot encoding 5) 복잡한 예제.
레지스터 (Register) IT CookBook, 디지털 논리회로 11. 2/31 학습목표  네 가지 기본형 레지스터의 동작을 이해한다.  양방향 시프트 레지스터의 동작을 이해한다.  레지스터의 주요 응용분야를 이해한다.  MSI 시프트 레지스터 IC 의 외부접속.
레지스터 (Register) IT CookBook, 디지털 논리회로 학습목표 및 목차 네 가지 기본형 레지스터의 동작을 이해한다. 양방향 시프트 레지스터의 동작을 이해한다. 레지스터의 주요 응용분야를 이해한다. MSI 시프트 레지스터 IC 의 외부접속.
10 카운터 (Counter) IT CookBook, 디지털 논리회로.
9 동기순서논리회로 IT CookBook, 디지털 논리회로.
VHDL 프로그램은 비동기 Reset을 갖는 D 플립플롭을 구현한 것이다
                                  8장 A/D 변환기 A/D Converter? A/D Converter 원리 Bit 수와 최대범위 및 해상도와의 관계.
카르노 맵을 이용한 간략화 2) 입력변수가 n이면 2n 개의 빈칸 작성 3) 민텀은 “1”, 맥스텀은 “0”을 해당칸에 기입
5장. 순차 논리 회로 Lecture #5.
래치(latch) S R Q Q 1 기본적인 플립플롭(basic flip flop)으로 1비트의 정보를 저장할 수 있는 소자
Chapter 08. 플립플롭.
디 지 털 공 학 한국폴리텍V대학.
제4장 조합논리회로 내용 4.1 조합논리회로 설계 과정 4.2 산술회로 : 가산기(adder)/ 감산기(subtractor)
디지털논리실습 기본 논리 게이트 부울대수 조합회로.
오브젝트 플립플롭 IT CookBook, VHDL을 이용한 디지털 회로 입문.
Chapter 5 순차회로.
논리 회로 설계 기초 (2) Lecture #2.
오브젝트 조합 회로 IT CookBook, VHDL을 이용한 디지털 회로 입문.
쉬프트 레지스터 용어 Shift Register: N-bit 데이터를 직렬 혹은 병렬로 N-bit 레지스터에 이동 저장하는 동기식 순차회로. Left Shift: 쉬프트 레지스터에서의 데이터의 이동이 오른쪽에서 왼쪽으로 (MSB방향으로) 이동하는 동작으로 한 클록 펄스마다.
RS 및 D 플립플롭 RS Flip Flop 래치는 어떤 입력 레벨에 의해서 제어되는 데 플립플롭은 클록 입력이라고
JK 및 T 플립플롭 JK Flip-Flop JK 플립플롭은 디지털 시스템에서 가장 많이 사용되고 있는 플립플롭으로
상태 머신 설계 (State Machine Design)
4.1 함수(신호)발생기로 클럭펄스 만들기 ② ① - 신호발생기의 출력을 오실로스코프로 보면서 1 Hz 클럭펄스를 만든다.
디지털회로설계 16. 동기식 카운터.
디지털회로설계_강의안7 10. 인코더와 디코더.
DK-128 ADC 실습 아이티즌 기술연구소
DK-128 실습 EEPROM 제어 아이티즌 기술연구소
타이머카운터 사용법 휴먼네트웍스 기술연구소
DK-128 FND 실습 아이티즌 기술연구소 김태성 연구원
Stop Watch <결과 보고서>
디지털논리실습.
2장 논리 회로와 활용 2장 논리회로와 활용.
학습 목표 비동기식, 동기식 카운터의 설계 과정 및 동작을 이해한다. 링 카운터와 존슨 카운터의 동작을 이해한다.
8. 플립플롭 및 관련 소자 8-1 래치 8-2 에지트리거 플립플롭 8-3 매스터/슬레이브 플립플롭
HW (5월 11일 제출) P405 문제 7 a), d) 주어지 회로에 대한 상태표를 완성하고 주어진 입력에 대한
VHDL Mealy and Moore model
디지털회로설계 (15주차) 17. 시프트 레지스터와 카운터 18. 멀티바이브레이터 * RAM & ROM.
8장 대형 순차회로 문제의 해법 시프트 레지스터 카운터 ASM 도를 이용한 설계 One Hot encoding 복잡한 예제.
6장 순차회로 시스템 상태표와 상태도 래치와 플립플롭 순차 시스템의 해석.
플립플롭, 카운터, 레지스터 순서회로 플립플롭 카운터 레지스터.
디지털회로설계_강의안1 1. NOT, OR, AND 게이트.
DK-128 FND 실습 아이티즌 기술연구소
오브젝트 순서회로 IT CookBook, VHDL을 이용한 디지털 회로 입문.
동기식 카운터 설계.
논리회로 설계 및 실험 5주차.
6 레지스터와 카운터.
DK-128 실습 타이머카운터 사용법 아이티즌 기술연구소
디지털회로설계_강의안2 NOR, NAND 게이트 불대수와 드모르강 정리.
안산1대학 제 2 장 디지털 논리회로.
제 15 장 디지털 회로 (Digital Circuits)
6. 레지스터와 카운터.
2015년 2학기 PULSE 4 전자물리실험 13-카운터, 디코더, FND 회로 - DSU 메카트로닉스 융합공학부 -
제4강 처리장치 1.
13장 CTC and DMA Slide 1 (of 10).
Chapter 03 순서 논리회로.
1. 2진 시스템.
RAM RAM 읽기 동작(read) RAM 쓰기 동작(write) 1. 주소선을 통해 주소값 입력.
9장 동기 순서 논리회로 경남정보대_논리회로_김 미 진.
DK-128 직렬통신 실습 아이티즌 기술연구소
AT MEGA 128 기초와 응용 I 기본적인 구조.
컴퓨터구조 (chap2 그림모음).
Chapter 09. 동기 순서논리회로.
논리회로 설계 및 실험 4주차.
시리얼 UART 정리 정보통신•컴퓨터 공학부 송명규
디지털회로설계_강의안3 4. X-OR, X-NOR 게이트 5. 오픈컬렉터와 3상태 버퍼/인버터.
디지털논리 회로 1차설계 예비보고서 2006 송만성 2007이상진 2007배정준 2007김효진.
버스와 메모리 전송 버스 시스템 레지스터와 레지스터들 사이의 정보 전송을 위한 경로
                                  6장 엔코드 디코드 회로 10진수와 2진수의 변환 및 표시 4 7 A B C D BCD 변환.
디 코 더 n비트의 2진 코드를 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 회로
Presentation transcript:

9. 카운터 9-1 비동기 카운터 9-2 동기 카운터 9-3 업/다운 동기 카운터 9-4 동기카운터 설계 9. 카운터 9-1  비동기 카운터 9-2  동기 카운터 9-3  업/다운 동기 카운터 9-4 동기카운터 설계 9-5  캐스케이드 카운터 9-6  카운터 디코딩 9-7  카운터 응용 9-8 고장진단 9-9 의존표시 논리기호 9-10 프로그램 논리 디지털 시스템 응용

9-1 비동기 카운터 비동기 2진 카운터 (Asynchronous Binary Counter) 9-1  비동기 카운터 비동기 2진 카운터 (Asynchronous Binary Counter) 2진 카운터의 최대 모듈러스(modulus) : 2n                 단, n은 카운터에 있는 플립-플롭 수

비동기 카운터의 전파지연 전파지연때문에 FF들이 동시에 트리거되지 않음(비동기) 클럭 주파수를 너무 크게 하면 문제가 생김 최대 누적 지연시간 < 클럭 주기

<예제 9-1> 4-비트 비동기 2진 카운터가 있다 <예제 9-1> 4-비트 비동기 2진 카운터가 있다.  각 플립-플롭은 네거티브-에지에서 트리거되며 10ns의 전파 지연을 갖고 있다. 이 카운터가 제대로 작동하기 위한 최대 클럭 주파수를 구하라. ≪해≫ tp(tot)= 4X10ns = 40ns fmax = 1/40ns = 25MHz

비동기 십진 카운터 2n개 이하의 상태를 갖는 카운터 : truncated sequence 모듈러스-10 카운터(‘1010’이 되는 순간 클리어 시킴)

부분 디코딩(partial decoding) :  Q1과 Q3만이 NAND 게이트 입력에 연결, 10을 디코드 <예제 9-2> 0000에서 1011까지의 2진 시퀀스를 갖는 모듈러스-12 비동기 카운터를 구현하라. ≪해≫ 

IC 예 : 74LS93A 4-비트 2진 카운터 하나의 플립-플롭과 3-비트 비동기 카운터로 구성

<예제 9-3> 74LS93A를 사용하여 모듈러스-12 카운터를 구현하라. ≪해≫

9-2  동기 카운터 2비트 동기 2진 카운터 플립플롭들이 동시에 트리거됨 00 01 11 10

3비트 동기 2진 카운터 플립플롭들이 동시에 트리거됨 clk Q2 Q1 Q0 1 2 3 4 5 6 7 8

4비트 동기 2진 카운터

IC 예 : 74LS163A 동기 4-비트 2진 카운터 LOAD에 LOW가 입력되면, 다음 클럭 펄스에서 데이터를 입력 두 개의 ENABLE 입력 ENP와 ENT가 모두 HIGH일 때만 카운터가 동작 카운터가 terminal count인 15 (TC=15)에 도달하면 리플 클럭 출력 (RCO)이 HIGH : ENABLE 입력과 함께 카운터를 확장하는데 사용

동기 10진 카운터 (Synchronous Decade Counters) 클럭펄스 Q3 Q2 Q1 Q0 Initially 1 2 3 4 5 6 7 8 9 10 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 J0 = K0 = 1 J1 = K1 =       J2 = K2 = Q0 Q1 J3 = K3 = Q0 Q1 Q2 + Q0 Q3

J0 = K0 = 1 J1 = K1 =       J2 = K2 = Q0 Q1 J3 = K3 = Q0 Q1 Q2 + Q0 Q3

IC 예 : 74LS160A 동기 BCD 디케이드 카운터

9-3 업/다운 동기 카운터 양방향 카운터 클럭펄스 Q3 Q2 Q1 Q0 Initially 1 2 3 4 5 6 7 9-3  업/다운 동기 카운터 양방향 카운터                                                                                                   클럭펄스 Q3 Q2 Q1 Q0 Initially 1 2 3 4 5 6 7 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 J0 = K0 = 1 J1 = K1 = Q0 UP+ Q0 DOWN J2 = K2 = Q0 Q1 UP + Q0 Q1 DOWN

74HC190 업/다운 디케이드 카운터 MAX/MIN 출력은 UP-모드에서 최종 카운트인 9 (1001)에 도달할 때나,  DOWN-모드에서 최종 카운트인 0(0000)에 도달할 때 HIGH 클럭 출력 및 카운트 ENABLE 입력 과 함께 카운터를 직렬로 연결할 때 사용

9-4  동기카운터 설계 순차회로의 일반적인 모델

Analysis Design 동기 카운터의 설계 방법 상태도(State Diagram) 상태 표(Next-State Table) 작성 Analysis 상태전이표(FF Transition Table) 작성 Design 카르노-맵 (Karnaugh Maps) 작성 상태방정식(state Equation) 카운터 구현 (Counter Implementation)

1. 상태 도( State Diagram) 0/0 1/0 1/0 0/1 0/1 0/0 1/0 1/0 00 01 11 10 00

2. 상태 표( State Table ) 현재상태 Q2 Q1 Q0 다음상태 0 0 0 0 0 1 0 1 1 0 1 0 1 1 0 1 1 1 1 0 1 1 0 0 0 0 상태 도( State Diagram)

0  1 1 X 3. 플립-플롭 상태 전이표 (설명) J K 0  0 0  1 1  0 1  1 0 X 1 X X 1 출력의 전이 Qn Qn+1 플립플롭 입력 J K 0  0 0  1 1  0 1  1 0 X 1 X X 1 X 0 J K Q 유지 1 반전 (설명) 0  1 J K 상태변화 1 출력결과 1 X

3. 플립-플롭 상태 전이표 S R 0  0 0  1 1  0 1  1 0 X 1 0 0 1 X 0 D 0  0 출력의 전이 Qn Qn+1 플립플롭 입력 S R 0  0 0  1 1  0 1  1 0 X 1 0 0 1 X 0 출력의 전이 Qn Qn+1 플립플롭 입력 D 0  0 0  1 1  0 1  1 1 SR 플립플롭 D 플립플롭

4. 상태 전이표 작성 Q Qn+1 J K 0  0 0  1 1  0 1  1 0 X 1 X X 1 X 0 현재상태 Q2 Q1 Q0 다음상태 0 0 0 0 0 1 0 1 1 0 1 0 1 1 0 1 1 1 1 0 1 1 0 0 0 0 Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 1 X

5. 카르노 맵 작성

6. 논리식 및 회로도 구현 입력 논리식 카운터 구현

Example 다음과 같은 상태도를 갖는 동기식 카운터를 설계하라

1. 상태표 2. 전이표 Jc Kc JB KB JA KA 000 001 X 1 010 011 100 101 110 111 x 1. 상태표 2. 전이표 현재 다음 CBA Jc Kc JB KB JA KA 000 001 X 1 010 011 100 101 110 111 x

3. 카르노 맵 JC=BA JB=A JA=1 KC=BA KB=A KA=1 1 X 1 1 1 X X 1 X X 1 X 1 1 1 00 01 11 10 C 00 01 11 10 00 01 11 10 1 X 1 X 1 X 1 1 1 JC=BA JB=A JA=1 BA BA BA C 00 01 11 10 C C 00 01 11 10 00 01 11 10 X 1 X 1 X 1 1 1 1 KC=BA KB=A KA=1

Example: 9-5 J-K 플립-플롭을 사용하여 그림의 상태 선도와 같은 불규칙한 2진 계수 시퀀스를 가진 카운터를 설계하라. <응용 1> S-R 플립-플롭을 사용하여 설계하라. <응용 2> D 플립-플롭을 사용하여 설계하라.

(solution) J1 = 1 J2 = Q1 J0 = 1 K2 = Q1 K1 = 1 K0 = Q’2 1 X X 1 X 1 X 현재상태 다음상태 Q2 Q1 Q0 1 J2 K2 J1 K1 J0 K0 X 1 Q1,Q0 Q1,Q0 Q1,Q0 Q2 00 01 11 10 Q2 00 01 11 10 Q2 00 01 11 10 X 1 X 1 X 1 1 1 1 J1 = 1 J2 = Q1 J0 = 1 Q1,Q0 Q1,Q0 Q1,Q0 Q2 00 01 11 10 Q2 00 01 11 10 Q2 00 01 11 10 X 1 X 1 X 1 1 1 1 K2 = Q1 K1 = 1 K0 = Q’2

Example others Don’t care 동기식 홀수 카운터 2 4 6 1 8 3 9 5 7 0000 0010 0100 0000 2 0010 4 6 0100 0110 1 1000 0001 8 3 0011 9 1001 others 5 0101 0111 7 Don’t care

2. 상태표와 전이표 현상태 다음 DCBA JD KD Jc Kc JB KB JA KA 0000 0001 X 1 0011 2. 상태표와 전이표 현상태 다음 DCBA JD KD Jc Kc JB KB JA KA 0000 0001 X 1 0011 0010 0101 0100 0111 0110 1001 1000

JD KD JC KC 3. 카르노맵 작성 = B+A’ 1 CBA 1 A’ BA B 1 X X 1 X 1 X BA BA DC 00 01 11 10 DC 00 01 11 10 00 01 11 10 1 X 00 01 11 10 X 1 CBA 1 JD KD A’ BA BA DC 00 01 11 10 DC 00 01 11 10 1 X BA 00 01 11 10 00 01 11 10 X 1 B JC KC = B+A’

JB KB JA KA 3. 카르노맵 작성 1 D’A 1 X A’ 1 X 1 X 1 X BA DC BA 00 01 11 10 00 01 11 10 DC 00 01 11 10 00 01 11 10 1 X D’A 00 01 11 10 X 1 1 JB KB A’ BA BA DC 00 01 11 10 DC 00 01 11 10 00 01 11 10 1 X 1 00 01 11 10 X JA KA

4. 회로도 작성

<예제 9-6> 그레이 코드 시퀀스를 갖는 동기 3-비트 업-다운 카운터를 구성하라 <예제 9-6> 그레이 코드 시퀀스를 갖는 동기 3-비트 업-다운 카운터를 구성하라. 카운터는 UP/DOWN 제어 입력 Y가 1일 때는 증가 방향 (UP-COUNT)으로, 0일 때는 감소 방향 (DOWN-COUNT)으로 진행한다.

9-5 캐스케이드 카운터 캐스케이드 카운터 : 카운터의 마지막 플립-플롭의 출력을 그 다음 카운터의 입력에 연결하여 구동 9-5  캐스케이드 카운터 캐스케이드 카운터 : 카운터의 마지막 플립-플롭의 출력을 그 다음 카운터의 입력에 연결하여 구동 비동기 캐스케이드 카운터 예         -> 전체 모듈러스 : 4×8 = 32

동기 캐스케이드 카운터 예: 주파수 분주기          -> 전체 모듈러스 : 10 × 10 × 10 = 1000  

<예제 9-8> 74LS160 카운터를 사용하여 1MHz 클럭으로부터 10kHz의 파형을 얻고자 한다 ≪해≫  

Truncated Sequence를 가진 캐스케이드 카운터 Full modulus cascading & truncated sequence 74LS161A 4-비트 2진 카운터를 이용한 40,000-분주 카운터 - 65,536 - 40,000 = 25,536 = 63C0(16진수)

9-6  카운터 디코딩 <예제 9-9> 3-비트 동기 카운터의 2진 상태 2와 7의 디코딩을 구현하라. 또한, 디코딩 게이트의 전체 카운터 타이밍 선도와 출력 파형을 그려라. ≪해≫

디코딩 글리치 (Decoding Glitch)

글리치를 제거하는 방법 : 글리치가 사라진 후 디코딩된 출력을 ENABLE -> strobing

9-7 카운터 응용 디지털 시계

60 분주 카운터 Hour 카운터

자동차 주차 제어

Parallel-to-Serial 데이터 변환

9-8  고장진단 <예제 9-10> 다음 그림과 같이 절단 시퀀스를 갖는 카운터의 주파수를 측정하고 있다. 이 카운터는 정상적으로 동작하고 있는가? 정상이 아니라면 문제점이 무엇인가?

<예제 9-11> 카운터의 출력이 그림과 같이 관찰되었다. 이 카운터에 문제가 있는지 분석해보라.

9-9 의존표시 논리기호 새로운 ANSI/IEEE 표준의 기본

9-10 프로그램 논리 GAL22V10의 모드 구성 조합 모드 (s1s0=10 or 11)

레지스터 모드(s1s0=00 or 01)

디지털 시스템 응용 교통 신호등 제어시스템의 순차논리 설계

연습문제 9-1

연습문제 9-2

연습문제 9-14

연습문제 9-16 00 10 11 01

연습문제 9-18 9 5 1 10~15 : Don’t Care 4 8 6 2 3 7

연습문제 9-18 (계속_)

연습문제 9-20

End of Chapter 9