제 15 장 디지털 회로 (Digital Circuits)

Slides:



Advertisements
Similar presentations
10-7 부동소수점 (Floating-Point) 계산  컴퓨터에서 숫자를 표기하는 방법  가수 (Fraction) : 부호화된 고정소수점 숫자 지수 (Exponent) : 소수점의 위치를 표시 ( 예 )10 진수 를 표기하면 Fraction Exponent.
Advertisements

Chapter 04 컴퓨터에서 데이터 표현. 04 컴퓨터에서 데이터 표현 2 인코딩 (encoding) – 현실세계의 정보를 컴퓨터 내부에서 처리할 수 있는 이진수로 변환하는 방법 1. 컴퓨터 속에서 데이터 표현 원리 0 - 아빠 1 - 엄마 00 - 아빠 01 - 엄마.
13 강 논리회로 2 과목 전자계산기 구조 강사 이 민 욱. 13 강 논리회로  논리회로 1. 부울 대수 (Boolean Algebra) 에서 사용하는 기본 연산자 ① 논리부정 : NOT ( ` ) 논리부정은 F = NOT A 의 표현을 F =A` 로 표현 ② 논리곱.
2장 조합논리회로 순천향대학교 정보기술공학부 이상정.
9 동기순서논리회로 IT CookBook, 디지털 논리회로.
                                  8장 A/D 변환기 A/D Converter? A/D Converter 원리 Bit 수와 최대범위 및 해상도와의 관계.
                                  7장 D/A 변환기 D/A Converter? D/A Converter 원리 Bit 수와 최대범위 및 해상도와의 관계.
카르노 맵을 이용한 간략화 2) 입력변수가 n이면 2n 개의 빈칸 작성 3) 민텀은 “1”, 맥스텀은 “0”을 해당칸에 기입
제5장 조합논리회로설계(MSI/LSI) 내용 5.1 MSI/LSI 조합논리회로 설계 5.2 이진가산기와 이진감산기
5장. 순차 논리 회로 Lecture #5.
래치(latch) S R Q Q 1 기본적인 플립플롭(basic flip flop)으로 1비트의 정보를 저장할 수 있는 소자
아날로그 입력과 출력.
디 지 털 공 학 한국폴리텍V대학.
제4장 조합논리회로 내용 4.1 조합논리회로 설계 과정 4.2 산술회로 : 가산기(adder)/ 감산기(subtractor)
디지털논리실습 기본 논리 게이트 부울대수 조합회로.
실험 8. 연산증폭기 특성 목적 연산증폭기의 개관, 특성 및 사용법 이해 입력저항, 개루프 이득, 출력저항, 슬루레이트 등
논리 회로 설계 기초 (2) Lecture #2.
오브젝트 조합 회로 IT CookBook, VHDL을 이용한 디지털 회로 입문.
Chap 9. Programmable logic and memory
RS 및 D 플립플롭 RS Flip Flop 래치는 어떤 입력 레벨에 의해서 제어되는 데 플립플롭은 클록 입력이라고
JK 및 T 플립플롭 JK Flip-Flop JK 플립플롭은 디지털 시스템에서 가장 많이 사용되고 있는 플립플롭으로
실험1. 연산 증폭기 특성 전자전기컴퓨터공학부 방기영.
컴퓨터 프로그래밍 기초 #02 : printf(), scanf()
제 3 장 Memory - SRAM.
DK-128 실습 EEPROM 제어 아이티즌 기술연구소
ATmega128 FND 실습 휴먼네트웍스 기술연구소
DK-128 FND 실습 아이티즌 기술연구소 김태성 연구원
디지털논리실습.
2장 논리 회로와 활용 2장 논리회로와 활용.
디 지 털 공 학 한국폴리텍V대학.
JA A V W. 03.
디지털회로설계 (15주차) 17. 시프트 레지스터와 카운터 18. 멀티바이브레이터 * RAM & ROM.
디 지 털 공 학 한국폴리텍V대학.
플립 플롭 회로.
플립플롭, 카운터, 레지스터 순서회로 플립플롭 카운터 레지스터.
디지털 시스템 2010년 1학기 담당교수: 최선영 연구실: 산학연구관 6층 602 ( )
DK-128 FND 실습 아이티즌 기술연구소
오브젝트 순서회로 IT CookBook, VHDL을 이용한 디지털 회로 입문.
동기식 카운터 설계.
9. 카운터 9-1 비동기 카운터 9-2 동기 카운터 9-3 업/다운 동기 카운터 9-4 동기카운터 설계
논리회로 설계 및 실험 5주차.
6 레지스터와 카운터.
DK-128 실습 내부 EEPROM 제어 아이티즌 기술연구소 김태성 연구원
디지털회로설계_강의안2 NOR, NAND 게이트 불대수와 드모르강 정리.
안산1대학 제 2 장 디지털 논리회로.
6. 레지스터와 카운터.
제4강 처리장치 1.
13장 CTC and DMA Slide 1 (of 10).
Chapter 03 순서 논리회로.
1. 2진 시스템.
UNIT 25 SPI 로봇 SW 교육원 조용수.
ATmega128의 특징 아이티즌 기술연구소
계산기.
과제 1 4bit x 4 SRAM이 있다 아래 (1), (2) 두 입력에 대한 출력값 [3:0] Dout을 나타내시오 (1)
RAM RAM 읽기 동작(read) RAM 쓰기 동작(write) 1. 주소선을 통해 주소값 입력.
4장. 데이터 표현 방식의 이해. 4장. 데이터 표현 방식의 이해 4-1 컴퓨터의 데이터 표현 진법에 대한 이해 n 진수 표현 방식 : n개의 문자를 이용해서 데이터를 표현 그림 4-1.
Chapter 5. 자료의 연산과 논리회로 e-learning Computers.
AT MEGA 128 기초와 응용 I 기본적인 구조.
Ⅰ 전자기초 Ⅱ 디지털 논리회로 Ⅲ C언어 기초 Ⅳ AVR 마이크로 컨트롤러 Ⅴ 마이크로 컨트롤러 개발환경
UNIT 25 SPI 로봇 SW 교육원 조용수.
3. 반/전 가산기, 반/전 감산기 제작 컴퓨터 구조 실습 안내서.
제11강 PC정비사 1급(필기) Lee Hoon Copyright(c) 2008 LeeHoon All rights reserved.
논리회로 설계 및 실험 4주차.
디지털논리 회로 1차설계 예비보고서 2006 송만성 2007이상진 2007배정준 2007김효진.
제10강 PC정비사 1급(필기) Lee Hoon Copyright(c) 2008 LeeHoon All rights reserved.
OP-AMP를 이용한 함수발생기 제작 안정훈 박선진 변규현
컴퓨터는 어떻게 덧셈, 뺄셈을 할까? 2011년 10월 5일 정동욱.
아날로그 신호를 디지털 신호로 변환하는 A/D 변환기 A/D 변환 시 고려하여 할 샘플링 주파수 D/A 변환기
버스와 메모리 전송 버스 시스템 레지스터와 레지스터들 사이의 정보 전송을 위한 경로
디 코 더 n비트의 2진 코드를 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 회로
Presentation transcript:

제 15 장 디지털 회로 (Digital Circuits) 15.1 디지털의 기본 개념 15.2 기본 논리와 논리 게이트 15.3 조합 논리회로 15.4 조합 논리 모듈 15.5 순차 논리회로 15.6 산술 연산회로 George Boole 2007년 1학기 전기전자공학개론

디지털의 기본 개념 디지털의 특징 1. 신호의 존재 유무에 따라 작동하기 때문에 아날로그에 비해 모호성이 매우 적다. 2. 아날로그 회로로는 정보의 저장이 쉽지 않지만 디지털 시스템에서는 아주 간단하게 정보를 저장할 수 있다. 특히 집적 회로의 집적도가 늘어남으로써 디지털의 정보 저장능력은 매우 확장되고 있다. 3. 디지털 시스템은 여러 개의 간단한 기본 논리 회로를 배열 내지는 조합함으로써 전체 시스템을 쉽게 제작할 수 있다. 4. 아날로그에 비해 잡음에 매우 강하다. 2007년 1학기 전기전자공학개론

진법(numbering) 10진법(Decimal numbering) 2진법(Binary numbering) 비트(bit)라; 2진수를 나타내는 것으로 “binary+digit"의 합성어 단어(word) ; 여러 개의 비트가 모여 이루어진 하나의 2진수 최상위 비트(MSB ; Most Significant Bit) ; 단어 중에서 가장 높은 자리의 비트 최하위 비트((LSB ; Least Significant Bit) ; 단어 중에서 가장 낮은 자리의 비트 ※ 단어의 맨 왼쪽이 가장 높은 자리이므로 MSB가 되고 단어의 맨 오른쪽이 가장 낮은 20 자리이므로 LSB가 된다. 16진법(Hexadecimal numbering) – 아스키코드의 기본 진법 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F BCD(binary coded decimal)-10진수 0~9까지를 2진 부호화한 표시법 2007년 1학기 전기전자공학개론

디지털 논리와 부울 대수 부울 대수 : 0과 1의 논리를 사용한 함수연산, 논리 게이트의 기본 작동 원리 양의 논리 출력 = 1 또는 High : ‘참’ 출력 = 0 또는 Low : ‘거짓’ 음의 논리 출력 = 1 또는 High : ‘거짓’ 출력 = 0 또는 Low : ‘참’ 부울 대수 : 0과 1의 논리를 사용한 함수연산, 논리 게이트의 기본 작동 원리 한 개의 변수를 갖는 부울의 정리 다중 변수를 갖는 부울의 정리 교환법칙 결합법칙 배분법칙 흡수법칙 드모르강의법칙   논리합 논리곱 부정 2007년 1학기 전기전자공학개론

논리 게이트 2007년 1학기 전기전자공학개론

논리 게이트 2007년 1학기 전기전자공학개론

TTL 논리 게이트 TTL : Transistor-transistor logic AND, OR, NOT 등 각종 게이트는 트랜지스터와 저항 및 다이오드 등 각종 전기적 요소들의 집적을 통해 구현된다. TTL의 특징 입력 전압 : 5V 출력 : 10mW High : > 2V Low : < 0.8V 처리속도 : 10ns TTL 전압 준위 Low < 0.4V High > 2.4 V 2007년 1학기 전기전자공학개론

TTL 논리칩 대부분의 디지털 논리 회로는 74 시리즈로 대표되는 논리 게이트로 만들어 진다. 전기전자공학개론 2007년 1학기 전기전자공학개론

74시리즈 TTL 칩의 사례 2007년 1학기 전기전자공학개론

논리회로의 설계 원하는 논리식을 도출한다 OR 게이트로 최종 논리식을 합한다 3. AND 게이트로 OR 게이트의 입력식을 구성한다 원하는 진리표를 도출한다 부울 대수식을 도출한다 (민텀 전개식을 사용) 3. 논리 게이트 회로를 구성한다 2007년 1학기 전기전자공학개론

논리회로의 조합 F = AA+BA+C(분배법칙) = A+BA+C(논리곱) = A(1+B)+C(결합법칙) 부울 대수를 이용하여 간략화 F = AA+BA+C(분배법칙) = A+BA+C(논리곱) = A(1+B)+C(결합법칙) = A.1+C (논리합) = A+C(논리곱) 조합 논리회로는 서로 다른 형태를 갖더라도 진리표가 동일하면 동일한 시스템 최초에 구성한 진리식을 부울 대수식을 이용하여 단순화 시킬 수 있다 2007년 1학기 전기전자공학개론

민텀전개 해당 행의 논리만 참이 되는 AND 논리 ABC 민텀 ABC F 민텀 부울 대수식의 적용은 매우 복잡하므로 논리회로의 간략화를 위한 체계적인 방법인 카르노맵을 사용하여 논리회로 단순화 작업을 수행 2007년 1학기 전기전자공학개론

Karnaugh Map 민텀 전개된 부울 함수를 단순화 시키는 체계적인 방법 3변수 카르노맵 4변수 카르노맵 전기전자공학개론 2007년 1학기 전기전자공학개론

조합 논리 모듈 자주 사용되는 논리는 논리모듈을 구성 멀티플렉서(multiplexer, MUX) 데이터 선택기 선택된 어드레스의 데이터를 출력 인에이블 제어입력 2007년 1학기 전기전자공학개론

Read Only Memory 읽기 전용 메모리(ROM) : 저장된 정보의 유출은 가능하지만 입력 불능 EPROM(erasable programmable ROM) : 메모리스틱 등 롬과램의 장점 결합 2007년 1학기 전기전자공학개론

Random Access Memory 복호기(decoder) : 번지의 해독이나 메모리 확장 등에 사용되는 조합논리회로 번지 지정에 복호기를 사용한 RAM의 예 2007년 1학기 전기전자공학개론

순차논리회로 – 플립플롭(Flip-flop) 플립-플롭은 두 개의 안정상태를 유지할 수 있는 능력을 갖는 소자 1. 플립플롭은 쌍안정 소자이며 쌍안정 멀티바이브레이터가 가장 좋은 예이다. 즉, 외부 조건에 의해 플립플롭의 상태가 변할 때까지는 두 개의 안정 상태 중 한 상태를 유지함으로써 기억 소자의 기능을 가진다. 2. 플립플롭은 출력이 두 개이며, 한 출력은 다른 한 출력의 보수이다. RS 플립-플롭은 ‘set’ 과 ‘reset’ 의 두 입력과 Q 및 Q의 두 출력 Clock 입력이 들어올 때만 작동하는 RS 플립-플롭 2007년 1학기 전기전자공학개론

D-latch 인에이블(enable) 단자로 클럭 펄스가 들어올 때 입력된 정보를 그대로 유지하는 소자(기억소자) 기본적인 기억소자 우측 그림은 4 bit 래치 대부분의 컴퓨터는 1 byte 의 데이터를 저장하기 위해 8 bit 의 래치를 사용 MC68000 마이크로 프로세서의 경우 16,777,216 개의 8bit 데이터를 저장할 수 있는 래치를 보유 - 16Mb RAM 2007년 1학기 전기전자공학개론

J-K(master-slave) flip-flop 두 개의 clocked RS 플립-플롭이 직렬로 연결된 형태를 J-K 또는 master-slave 플립-플롭이라고 부른다. 이 회로는 clock 이 1 에서 0 으로 하강하는 순간에만 출력이 입력에 반응한다. 두 입력단에 1 의 신호를 가하면 J-K 플립-플롭은 ‘toggle mode’가 된다. Clock 신호가 1 에서 0 으로 하강하는 순간에 출력신호는 반전 2007년 1학기 전기전자공학개론

디지털 카운터 여러 개의 J-K 플립-플롭을 ‘toggle mode’ 로 직렬연결하면 입력신호의 수를 세는 카운터 회로를 구성할 수 있다. 2007년 1학기 전기전자공학개론

7490 카운터를 이용한 BCD 계수기의 사례 2007년 1학기 전기전자공학개론

7-SEG LED와 74LS47 Driver 2007년 1학기 전기전자공학개론

4-Digit 10진 계수기 2007년 1학기 전기전자공학개론

산술연산회로 - 반가산기/전가산기 컴퓨터의 CPU에서 A레지스터로 사용되는 반가산기와 전가산기의 논리식으로부터 카르노 맵을 적용하여 논리식을 단순화 시킨 후 게이트회로를 도출한다 2007년 1학기 전기전자공학개론

산술연산회로 - 감산기 10진수에서의 보수 : A에 대한 10의 보수는 A+A’=1-이 되는 A’ 예 : 1↔9, 2↔8, 3↔7, 4↔6, 5↔5 10진수의 뺄셈을 보수를 이용한 덧셈으로 대신할 수 있다. 9-3 의 계산 예 : 9+3’=9+7=16 ← 자리올림을 무시하면 답은 6 이유 : 3’=(10-3) 이므로 9+3’=9+(10-3)=9-3+10 이므로 10을 무시하면 9-3이된다. 자리올림이 발생하지 않는 경우 예 : 4-7=4+7’=4+3=7 자리올림이 일어나지 않음은 계산결과가 음수이며, 그 절대값은 계산결과의 보수와 같다 즉, 4-7=4+7’=4+3=7 → -7’=-3 보수를 이용한 뺄셈 B의 10의 보수 B’을 구한다 A+B’을 계산한다. 계산결과 자리올림이 발생하면 올림값 무시 자리올림이 없으면 계산결과는 음수, 계산결과의 보수가 결과의 절대값 2007년 1학기 전기전자공학개론

곱셈기(multiplier) AND 논리 게이트와 전가산기를 이용하여 곱셈기 구성 2007년 1학기 전기전자공학개론

리포트 홈페이지에 게시된 15장 연습문제를 풀어오세요 2007년 1학기 전기전자공학개론