버스와 메모리 전송 버스 시스템 레지스터와 레지스터들 사이의 정보 전송을 위한 경로

Slides:



Advertisements
Similar presentations
13 강 논리회로 2 과목 전자계산기 구조 강사 이 민 욱. 13 강 논리회로  논리회로 1. 부울 대수 (Boolean Algebra) 에서 사용하는 기본 연산자 ① 논리부정 : NOT ( ` ) 논리부정은 F = NOT A 의 표현을 F =A` 로 표현 ② 논리곱.
Advertisements

레지스터 (Register) IT CookBook, 디지털 논리회로 11. 2/31 학습목표  네 가지 기본형 레지스터의 동작을 이해한다.  양방향 시프트 레지스터의 동작을 이해한다.  레지스터의 주요 응용분야를 이해한다.  MSI 시프트 레지스터 IC 의 외부접속.
레지스터 (Register) IT CookBook, 디지털 논리회로 학습목표 및 목차 네 가지 기본형 레지스터의 동작을 이해한다. 양방향 시프트 레지스터의 동작을 이해한다. 레지스터의 주요 응용분야를 이해한다. MSI 시프트 레지스터 IC 의 외부접속.
컴퓨터와 인터넷.
예비보고서1 : 8개의 푸시버튼 스위치가 있다. 이 스위치에 각각 0~7개까지의 번호를 부여하였다고 하자
                                  9장 컴퓨터 기반 데이터 수집의 기초.
4. 컴퓨터 조직 순천향대학교 정보기술공학부 이상정.
디지털 부속품 (Digital Components)
인공지능실험실 석사 2학기 이희재 TCP/IP Socket Programming… 제 11장 프로세스간 통신 인공지능실험실 석사 2학기 이희재
카르노 맵을 이용한 간략화 2) 입력변수가 n이면 2n 개의 빈칸 작성 3) 민텀은 “1”, 맥스텀은 “0”을 해당칸에 기입
제5장 조합논리회로설계(MSI/LSI) 내용 5.1 MSI/LSI 조합논리회로 설계 5.2 이진가산기와 이진감산기
제4장 조합논리회로 내용 4.1 조합논리회로 설계 과정 4.2 산술회로 : 가산기(adder)/ 감산기(subtractor)
디지털논리실습 기본 논리 게이트 부울대수 조합회로.
Multiplexer 설계.
실험 8. 연산증폭기 특성 목적 연산증폭기의 개관, 특성 및 사용법 이해 입력저항, 개루프 이득, 출력저항, 슬루레이트 등
실험 3 - 비선형 연산 증폭기 회로와 능동 필터 전자전기컴퓨터공학부 방 기 영.
오브젝트 조합 회로 IT CookBook, VHDL을 이용한 디지털 회로 입문.
RS 및 D 플립플롭 RS Flip Flop 래치는 어떤 입력 레벨에 의해서 제어되는 데 플립플롭은 클록 입력이라고
13 인덱스 인덱스의 개념 인덱스의 구조 인덱스의 효율적인 사용 방법 인덱스의 종류 및 생성 방법 인덱스 실행 경로 확인
멀티미디어 시스템 (아날로그 이미지,신호를 디지털로 변환 방법) 이름 : 김대진 학번 :
7. 기억장치 및 프로그래머블 논리.
DK-128 실습 EEPROM 제어 아이티즌 기술연구소
4. LAN의 배선체계 (3장. LAN: Local Area Network)
ATmega128 FND 실습 휴먼네트웍스 기술연구소
ATmega128 기초와 응용 A/D 변환기.
DK-128 FND 실습 아이티즌 기술연구소 김태성 연구원
TCP/IP Socket Programming…
2장 논리 회로와 활용 2장 논리회로와 활용.
13 인덱스 인덱스의 개념 인덱스의 구조 인덱스의 효율적인 사용 방법 인덱스의 종류 및 생성 방법 인덱스 실행 경로 확인
디지털회로설계 (15주차) 17. 시프트 레지스터와 카운터 18. 멀티바이브레이터 * RAM & ROM.
디 지 털 공 학 한국폴리텍V대학.
Chapter 07 프로세서와 연산장치.
7 기억장치 및 프로그래머블 논리.
DMX 통신선에 전원(24V) 연결 시 보호 회로 내장 ( 통신-IC 파괴되지 않음 )
플립플롭, 카운터, 레지스터 순서회로 플립플롭 카운터 레지스터.
DK-128 FND 실습 아이티즌 기술연구소
논리회로 및 실험 조합논리회로 (1) - Adder
오브젝트 순서회로 IT CookBook, VHDL을 이용한 디지털 회로 입문.
논리회로 설계 및 실험 5주차.
6 레지스터와 카운터.
안산1대학 제 2 장 디지털 논리회로.
6. 레지스터와 카운터.
제4강 처리장치 1.
13장 CTC and DMA Slide 1 (of 10).
1. 2진 시스템.
GM7 PLC 모니터링 프로그램 한국 폴리텍 항공대학 항공정보통신과 송 승 일.
UNIT 25 SPI 로봇 SW 교육원 조용수.
“사람과 컴퓨터” 이 점 숙 컴퓨터와 소프트웨어 “사람과 컴퓨터” 이 점 숙
아날로그-디지털 부호화(1/7) 아날로그 정보를 디지털 신호로 변환 아날로그-디지털 부호화 과정.
10 기타 전송 계층 프로토콜.
ATmega128의 특징 아이티즌 기술연구소
회로해석 및 논리회로실험 (정승기 교수님, 김신아 조교님)
RAM RAM 읽기 동작(read) RAM 쓰기 동작(write) 1. 주소선을 통해 주소값 입력.
Common Emitter Amp. 참고 문헌 : 전자회로 5판, Sedra/Smith - 5장의 내용을 중심으로 구성.
라우터의 이해 (보충자료) TCP/IP구성 Ping명령어를 이용한 연결검사 비트와 바이트 10진수/2진수/16진수
DK-128 직렬통신 실습 아이티즌 기술연구소
AT MEGA 128 기초와 응용 I 기본적인 구조.
컴퓨터구조 (chap2 그림모음).
UNIT 25 SPI 로봇 SW 교육원 조용수.
컴퓨터구조 연습문제 발표 Chapter 3 - 컴퓨터의 기능 및 상호연결의 최상위 관점
논리회로 설계 및 실험 4주차.
시리얼 UART 정리 정보통신•컴퓨터 공학부 송명규
디지털회로설계_강의안3 4. X-OR, X-NOR 게이트 5. 오픈컬렉터와 3상태 버퍼/인버터.
디지털논리 회로 1차설계 예비보고서 2006 송만성 2007이상진 2007배정준 2007김효진.
AdcRead API 함수 분석 마이크로프로세서.
IO-Link 통신 기술 소개 산업 Ethernet 필드버스 게이트웨이 접속 IO-Link 마스터 IO-Link 통신
OP-AMP를 이용한 함수발생기 제작 안정훈 박선진 변규현
13장. 시스템 버스 다루는 내용 시스템 버스의 개념 다중버스 계층 구조 버스 중재.
컴퓨터는 어떻게 덧셈, 뺄셈을 할까? 2011년 10월 5일 정동욱.
디 코 더 n비트의 2진 코드를 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 회로
Presentation transcript:

버스와 메모리 전송 버스 시스템 레지스터와 레지스터들 사이의 정보 전송을 위한 경로 전송 회선의 수를 줄이고 효율적으로 방법으로 전송 한 번에 하나의 전송만이 가능 제어 신호를 이용하여 전송 레지스터를 선택

공통버스를 구성하는 방법 멀티플렉서의 이용 4개의 레지스터에 대한 버스 시스템

4개의 데이타 입력과 두개의 선택 입력(S1,S2)으로 버스라인을 구성 선택입력은 각 레지스터들로 부터 4개의 비트를 선택하여 공통버스에 전달 버스에 대한 함수표

N 비트의 k 개의 레지스터를 N 라인의 공통버스의 구성 예) 16비트의 8개의 레지스터에 대한 버스 * 16개의 버스라인을 위해 16개의 멀티플렉서가 필요 * 멀티플렉서는 각각 8개의 데이타 입력과 3개의 선택입력 버스의 정보를 목적 레지스터로 전송 로드제어(load control)를 통해 특정한 목적지 레지스터의 선택 버스를 포함한 레지스터 전송문 (C 레지스터로부터 R1 레지스터로 전송)  BUS ← C, R1 ← BUS 버스를 포함하지 않은 간단한 표현 R1 ← C

3-상태 버스 버퍼 3-상태(Tri-State) 버퍼 3가지의 상태 0의 상태, 1의상태, 고저항 상태(high-impedance state) * 고저항 상태: 개회로와 같은 상태로서 출력이 차단되는 상태 3-상태 버퍼 게이트에 대한 그림 기호 제어입력이 1 일 때 보통의 버퍼와 같이 동작 제어입력이 0 이면 게이트는 고저항 상태

3-상태 버퍼를 이용한 버스 시스템의 구현 제어입력을 통해 버스라인에 연결될 버퍼를 선택 디코더를 이용, 한순간에 오직 하나의 3-상태 버퍼만 작동, 나머지 버퍼는 고저항 상태 유지 인에이블 입력이 1이면 디코더의 입력값에 따라 버퍼 중 하나가 동작 n비트의 4개의 레지스터에 대한 공통 버스의 구성은    위 그림과 같은 회로가 n개 필요