JK 및 T 플립플롭 JK Flip-Flop JK 플립플롭은 디지털 시스템에서 가장 많이 사용되고 있는 플립플롭으로 입력단자 J와 K, 클록펄스 입력단자 CK, 출력단자 Q와 를 갖고 있다. 이 JK 플립플롭은 에지 트리거 JK 플립플롭과 마스터-슬레이브 JK 플립플롭의 두 종류로 나누어진다. 에지 트리거 JK 플립플롭은 정진행 에지 트리거(Positive edge trigger)와 클록 펄스 단자 앞단에 NOT Gate를 접속한 부진행 에지 트리거(Negative edge trigger) 방식이 있다.
JK 및 T 플립플롭 JK Flip-Flop 이러한 JK 플립플롭의 구성은 아래 그림과 같다. 아래 그림은 클록부착 JK 플립플롭으로서 클록신호의 상승에지(PGT)에 의해 트리거 된다. J와 K의 입력은 클록부착 RS 플립플롭에 대한 R과 S의 입력과 같은 방법으로 플립플롭의 상태를 제어하며 중요한 차이점은 J=K=1의 조건이라 하더라도 모호한 출력 논리를 발생하지 않는다는 것이다. PGT에서 트리거되는 JK 플립플롭
JK 및 T 플립플롭 JK Flip-Flop JK 플립플롭 파형도 JK 플립플롭 진리표 Cp J (S) K (R) Q x 1
JK 및 T 플립플롭 T Flip-Flop T Q 0 1 1 0 T 플립플롭은 클록펄스가 들어올 때마다 출력의 상태가 바뀌는 즉 반전(toggle)되는 플립플롭이며 그 타이밍도와 논리기호는 아래그림과 같다. 타이밍도에서는 정에지에서 동작하고 있다. 아래표는 그 동작상태를 나타낸다. T 플립플롭의 타이밍도와 논리기호 T 플립플롭의 동작상태 T Q 0 1 1 0