6장. 주 기억장치 다루는 내용 주기억장치 살펴보기 반도체를 사용한 주기억장치 기억장치 모듈 설계 오류 정정회로 기능 향상된 반도체 기억장치

Section 01 컴퓨터 본체에서 주기억장치 살펴보기 RAM(Random Access Memory) 주기억장치 ROM(Read Only Memory) 기억장치 일부를 구성하며 일반적으로 바이오스(BIOS)에 많이 사용 [그림 6-1] 컴퓨터 내부에서의 RAM과 ROM의 위치

Section 02 기억장치 시스템의 개요 기억장치 시스템의 특성 기억장치의 용량의 단위 단어 주소 지정 단위 전송 단위 바이트(byte, 1byte = 8bit) 단어 CPU에서 한 번에 처리하는 단위 수를 표현하기 위해 사용되는 비트 수 또는 명령어의 길이 주소 지정 단위 단위는 단어 주소의 길이 A와 주소 지정단위의 수 N과의 관계는 2A = N 전송 단위 주기억장치에서 한번에 쓰고 읽을 수 있는 비트의 수 단어 혹은 주소 지정 단위와 반드시 일치할 필요는 없다.

순차적 액세스(Sequential Access) 기억장치 액세스의 유형 순차적 액세스(Sequential Access) 저장되는 순서에 따라 액세스 액세스 시간은 원하는 데이터 저장 위치에 따라 결정 자기 테이프의 액세스방식 직접 액세스(Direct Access) 기억장소 근처로 이동 후 순차적 검색을 통하여 최종적으로 원하는 데이터를 액세스 액세스 시간은 원하는 데이터의 위치와 이전 액세스의 위치에 따라 결정 자기 디스크의 액세스 방식

연관 액세스(Associative Access) 기억장치 액세스의 유형 임의 액세스(Random Access) 어떤 위치를 액세스하는데 걸리는 시간이 이전의 액세스 순서와는 무관하며 항상 일정한 방식 반도체 기억장치(RAM, ROM)의 액세스 방식 연관 액세스(Associative Access) 각 위치는 임의 액세스 단어내의 특정 비트들과 원하는 비트들을 비교하여 일치하는 단어를 액세스 비교 동작을 모든 단어들에 대해 동시에 수행 캐시 기억장치의 액세스 방식

기억장치의 유형 기억장치의 제조 재료에 따른 유형 데이터를 저장하는 성질에 따른 유형 반도체 기억장치(semiconductor memory) 반도체 물질인 실리콘(Si) 칩을 사용하여 설계 자기-표면 기억장치(magnetic-surface memory) 자화 물질로 코팅된 표면에 정보를 저장하는 기억장치 데이터를 저장하는 성질에 따른 유형 휘발성 기억장치(volatile memory) 전원 공급이 중단되면 모든 데이터들이 지워지는 기억장치 RAM 비 휘발성 기억장치(nonvolatile memory) 전원 공급이 중단되더라도 데이터들은 지워지지 않는다. ROM, CD-ROM, 자기 디스크

크기가 작고 신뢰성이 높으며, 성능이 우수하고 소비 전력이 작다 Section 03 반도체를 사용한 주기억장치 컴퓨터에서 주기억장치는 반도체 칩들을 사용 반도체 기억장치 중 가장 일반적인 유형 RAM(Random Access Memory)과 ROM(Read Only Memory) 크기가 작고 신뢰성이 높으며, 성능이 우수하고 소비 전력이 작다 [그림 6-2] 반도체 주기억장치의 단면도(RAM, PC-100)

RAM (Random Access Memory) 데이터가 CPU에서 처리되기 이전 또는 이후에 저장되는 공간 휘발성 기억장치이며 읽고 쓰기가 자유롭다 동적(Dynamic) RAM(DRAM)과 정적(Static) RAM(SRAM)으로 구분 보조기억장치와 중앙처리장치 사이에 속도의 차이를 극복 [그림 6-3] 컴퓨터 내부 장치들의 상관관계

DRAM (Dynamic Random Access Memory) 캐패시터에 전하를 저장하는 방식으로 데이터를 저장, 전하의 존재 여부에 따라 ‘1’과 ‘0’를 구분 재충전(refresh) 충전된 전하는 시간이 지남에 따라 조금씩 방전되므로 주기적인 재충전이 필요. 상대적으로 가격이 저렴하고, 소비전력이 적으며 동작속도가 빠르고 내부 구조가 간단하여 제조가 용이 가장 일반적인 종류의 RAM이며 주로 주기억장치로 사용

SRAM (Static Random Access Memory) 플립플롭(flip-flop)을 사용하여 데이터를 저장 전하의 방전현상이 나타나지 않아 재충전 회로가 필요하지 않다. DRAM에 비해 가격이 비싸고 속도가 빠르다. 소비 전력이 크고 회로가 복잡한 단점 컴퓨터에서 캐시 기억장치로 주로 사용된다.

비 휘발성(non-volatile)메모리 컴퓨터 전원을 켰을 때 내장 메모리를 체크하거나 주변장치를 초기화를 수행하는 경우 ROM (Read Only Memory) 영구적, 반영구적으로 데이터를 유지 읽기만 가능하고 재 기록이 불가능 또는 어렵다. 비 휘발성(non-volatile)메모리 컴퓨터 전원을 켰을 때 내장 메모리를 체크하거나 주변장치를 초기화를 수행하는 경우 내용이 지워지지 않는 메모리가 필요 일반적으로 바이오스(BIOS)에 많이 사용

PROM(Programmable ROM) Mask ROM 한번의 기록으로 더 이상 데이터를 변경할 수 없다. 데이터를 저장하기 해서는 주문해 특별히 만들어야 한다. PROM(Programmable ROM) 1회에 한해서 새로운 내용으로 변경할 수 있는 ROM 한번 기록된 내용은 변경 하거나 삭제할 수 없다. 사용자가 특별한 장비인 PROM writer를 사용하여 필요한 논리 기능을 직접 기록

ROM의 종류 EPROM(Erasable PROM) 필요시 기억된 내용을 지우고 다른 내용으로 기록 가능 레이저 ROM writer를 사용, 지우고 다시 쓰기가 가능 위 면에 동그란 유리창이 있다. 데이터를 집어넣는 것은 PROM과 같고, 창에 자외선을 쏘이면 내용이 지워지고 다시 쓸 수 있다. 지우는 방법에 따른 구분 UVEPROM(Ultra Violate Erasable PROM) EEPROM(Electrically Erasable PROM)

UVEPROM (Ultra Violet Erasable PROM) 칩 중앙부에 동그란 유리창이 존재 창에 자외선을 쏘여주면 내부에 기록되어 있는 데이터가 지워지고 새로운 데이터를 기록할 수 있다. EEPROM (Electrically Erasable PROM) 칩의 한 핀에 전기적 신호를 가해줌으로써 내부 데이터가 지워지게 된다. UVEPROM에 있는 동그란 유리창이 없다. UVEPROM에 비해 EEPROM이 훨씬 편리한 점이 많지만, 가격이 월등히 비싸며, 쓰기/지우기 속도가 느리다.

ROM의 종류 Flash Memory EEPROM의 한 종류로 블록단위로 재 프로그래밍 할 수 있다. RAM과 ROM의 중간적인 위치를 가진다. 하드디스크 대용으로 사용 액세스 속도가 하드디스크보다 빠르고 저전력이며, 충격에 매우 강하다. 고가의 단점, 점차적 하락으로 차세대 저장장치로 각광 RAM 대용으로는 사용불가 데이터의 읽는 과정은 일반 램과 비슷하나 쓰는 시간이 느리다. 십만에서 백만 번 이상의 쓰기 후에는 더 이상 쓸 수가 없다.

기억소자와 메모리의 동작 셀(Cell) : 반도체 기억장치의 기본 요소로서 1-bit를 저장 기억소자(Cell)의 읽기와 쓰기 선택(select) 단자는 읽기 또는 쓰기를 실행할 기억소자를 선택 제어(control)는 읽기 동작인지 쓰기 동작인지를 지정 입력단자는 데이터를 입력 받아 저장, 감지 단자는 출력을 나타내게 된다. [그림 6-10] 기억소자의 읽기와 쓰기

기억장치의 쓰기 동작원리 주소선으로 입력신호 입력 디코더는 1번 라인 선택 제어 단은 쓰기(0)를 선택 A0A1(01) 셀에 데이터(101)이 저장 제어 단은 쓰기(0)를 선택 모든 셀에 입력값이 전달 쓰기제어 입력을 받지 못한 셀은 저장하지 않는다. 해당 셀만 101저장 [그림 6-11] 기억장치의 쓰기 동작 원리

기억장치의 읽기 동작원리 주소선으로 입력신호 입력 해당라인이 디코더에서 선택 제어단은 읽기(1)를 선택 A0A1(01) 해당라인이 디코더에서 선택 제어단은 읽기(1)를 선택 선택된 각각의 셀들은 출력단자를 통하여 출력 [그림 6-12] 기억장치의 읽기 동작 원리

칩 논리(Chip Logic) 기억소자들의 배열 조직 칩 조직의 예 B개의 비트로 이루어진 W개의 단어로 구성 W × B bit로 표현 칩 조직의 예 1M × 16bit : 단어 길이가 16bit 인 1M개의 단어 16M × 1bit 단어 길이가 1bit 인 16M개의 단어로 구성(one-bit-per-chip). 4M × 4bit : 단어길이가 4bit 인 4M개의 단어

RAM의 내부조직 8×8 조직, 64-bit A0, A1, A2의 3개의 주소선이 필요하다. (23 = 8) [그림 6-13] 8×8bit로 이루어진 RAM의 내부 조직

칩 패키징(Chip Packaging) 신호의 입출력과 연결되는 핀들이 포함 칩 패키징의 예 데이터 핀과, 전원 공급 핀 (Vcc), 접지 핀 (Vss), 칩 선택 핀 (Chip Enable : CE)이 포함 칩 패키징의 예 4M×4bit DRAM의 패키징 주소핀의 수 : 11개 데이터핀의 수 : 4개 Vcc, Vss RAS, CAS WE, OE [그림 6-17] 4M×4bit DRAM의 칩 패키징

1K×8bit RAM 칩을 이용한 1K×32bit 기억장치 모듈 설계 Section 05 기억장치 모듈 설계 1K×8bit RAM 칩을 이용한 1K×32bit 기억장치 모듈 설계 4개의 1K×8bit RAM 칩들을 병렬로 접속하여 설계 A0 ~ A9까지 10개의 주소선, 주소 영역은 000(16) ~ 3FF(16) 32비트들 중에서 칩 당 8비트씩 분산 저장 [그림 6-25] 1K×8bit RAM 칩들을 이용한 1K×32bit 기억장치 모듈 설계

1K×8bit RAM 칩을 이용한 4K×8bit 기억장치 모듈 설계 RAM은 A0 ~ A9까지 10개의 주소선(210 = 1024 = 1K) RAM 1은 000(16) ~ 3FF(16), RAM 2는 400(16) ~ 7FF(16), RAM 3은 800(16) ~ BFF(16), RAM 4은 C00(16) ~ FFF(16)까지 각각 다른 주소를 할당 주소로 접속을 할 때는 상위 10개 비트 A0 ~ A9까지 10개의 주소는 각 RAM에 공통으로 할당 하위 두 비트 A10, A11은 2×4 decoder의 출력으로 4개의 칩 선택신호를 발생시켜 각 RAM을 선택

4K×8bit 기억장치 모듈 [그림 6-26] 1K×8bit RAM 칩들을 이용한 4K×8bit 기억장치 모듈 설계

반도체 기억장치에서도 오류(error)는 발생 Section 06 오류 정정 반도체 기억장치에서도 오류(error)는 발생 오류 정정 회로 [그림 6-28] 오류 검출 및 정정 회로의 구성

기능 향상된 반도체 기억장치 EDRAM(Enhanced DRAM) CDRAM(Cache DRAM) DRAM 칩 내부에 작은 SRAM 캐시를 포함 SRAM은 마지막에 읽혀졌던 행 전체 내용을 저장 재 충전 때문에 칩의 사용이 불가능해지는 시간을 최소화 외부에 큰 SDRAM 캐시를 연결한 방식보다 성능이 더 우수 CDRAM(Cache DRAM) EDRAM와 유사, EDRAM 보다 더 큰 SDRAM 캐시를 포함 내부 SRAM의 용도 실제 캐시로 사용 하나의 데이터 블록을 직렬 액세스 하는 것을 지원하기 위한 버퍼로 사용

SDRAM (Synchronous DRAM) Section 07 기능 향상된 반도체 기억장치 SDRAM (Synchronous DRAM) DRAM의 발전된 형태 클럭 속도가 CPU와 동기화된 동기식 DRAM을 의미 동기화는 주어진 시간 내 프로세서가 수행할 수 있는 명령어 개수를 증가 프로세서가 명령과 주소를 DRAM으로 보내게 되면 DRAM은 그 정보를 래치(latch) DRAM은 일정 클럭 사이클 후에 응답한다. 그 동안 프로세서는 다른 일을 수행 일정 클럭 후에 프로세서는 첫 번째 데이터를 받게 되며, 그 후부터 데이터가 연속적으로 출력된다(burst mode).

DDR-SDRAM(Double Data Rate-SDRAM) 기능 향상된 반도체 기억장치 RDRAM(Rambus DRAM) 고속의 RDRAM 버스를 통하여 기억장치 요구(주소, 동작의 종류, 액세스 될 바이트의 수)를 전달 최초의 액세스 시간 후부터 500 Mbps의 속도로 데이터 전송하며 최대 320개의 RDRAM 칩들을 버스에 접속 가능하다. DDR-SDRAM(Double Data Rate-SDRAM) SDRAM은 클럭과 동기화 되어 클럭이 한번 동작 할 때마다 1개의 데이터를 전송 DDR-SDRAM은 클럭의 값이 0→1(rising edge), 1→0(falling edge)으로 바뀌는 순간에 1개씩 데이터를 전송 따라서 1개의 클럭 신호에 2개의 데이터를 전송하게 되어 SDRAM에 비해 두 배의 데이터를 전송할 수 있다.