7 기억장치 및 프로그래머블 논리.

Slides:



Advertisements
Similar presentations
13 강 논리회로 2 과목 전자계산기 구조 강사 이 민 욱. 13 강 논리회로  논리회로 1. 부울 대수 (Boolean Algebra) 에서 사용하는 기본 연산자 ① 논리부정 : NOT ( ` ) 논리부정은 F = NOT A 의 표현을 F =A` 로 표현 ② 논리곱.
Advertisements

컴퓨터와 인터넷.
예비보고서1 : 8개의 푸시버튼 스위치가 있다. 이 스위치에 각각 0~7개까지의 번호를 부여하였다고 하자
디지털 부속품 (Digital Components)
메모리 소자와 메모리 시스템.
카르노 맵을 이용한 간략화 2) 입력변수가 n이면 2n 개의 빈칸 작성 3) 민텀은 “1”, 맥스텀은 “0”을 해당칸에 기입
제5장 조합논리회로설계(MSI/LSI) 내용 5.1 MSI/LSI 조합논리회로 설계 5.2 이진가산기와 이진감산기
래치(latch) S R Q Q 1 기본적인 플립플롭(basic flip flop)으로 1비트의 정보를 저장할 수 있는 소자
12 메모리와 프로그래머블 논리장치 IT CookBook, 디지털 논리회로.
연결리스트(linked list).
제4장 조합논리회로 내용 4.1 조합논리회로 설계 과정 4.2 산술회로 : 가산기(adder)/ 감산기(subtractor)
디지털논리실습 기본 논리 게이트 부울대수 조합회로.
Multiplexer 설계.
데이터 파일 C 데이터 파일과 스트림(Stream) 텍스트 파일 처리
6. 조합논리의 기능 6-1 기본 가산기 6-2 병렬 2진 가산기 6-3 비교기 6-4 디코더
UNIT 07 Memory Map 로봇 SW 교육원 조용수.
오브젝트 조합 회로 IT CookBook, VHDL을 이용한 디지털 회로 입문.
Chap 9. Programmable logic and memory
RS 및 D 플립플롭 RS Flip Flop 래치는 어떤 입력 레벨에 의해서 제어되는 데 플립플롭은 클록 입력이라고
JK 및 T 플립플롭 JK Flip-Flop JK 플립플롭은 디지털 시스템에서 가장 많이 사용되고 있는 플립플롭으로
디지털시스템설계 과목 담당교수 : 원 충 상 한국교통대학교 컴퓨터공학과
SqlParameter 클래스 선문 비트 18기 발표자 : 박성한.
컴퓨터 프로그래밍 기초 #02 : printf(), scanf()
Error Detection and Correction
한국방송통신대학교 출석수업 컴퓨터과학과 디지털논리회로 담 당 : 김 룡
부트로더와 Self Programming
7. 기억장치 및 프로그래머블 논리.
제 3 장 Memory - SRAM.
DK-128 실습 EEPROM 제어 아이티즌 기술연구소
컴퓨터의 코드 시스템.
2장 논리 회로와 활용 2장 논리회로와 활용.
Programmable Logic Device
디지털회로설계 (15주차) 17. 시프트 레지스터와 카운터 18. 멀티바이브레이터 * RAM & ROM.
디 지 털 공 학 한국폴리텍V대학.
UNIT 07 Memory Map 로봇 SW 교육원 조용수.
플립 플롭 회로.
6장 순차회로 시스템 상태표와 상태도 래치와 플립플롭 순차 시스템의 해석.
플립플롭, 카운터, 레지스터 순서회로 플립플롭 카운터 레지스터.
디지털회로설계_강의안1 1. NOT, OR, AND 게이트.
논리회로 및 실험 조합논리회로 (1) - Adder
오브젝트 순서회로 IT CookBook, VHDL을 이용한 디지털 회로 입문.
Chapter6 : JVM과 메모리 6.1 JVM의 구조와 메모리 모델 6.2 프로그램 실행과 메모리 6.3 객체생성과 메모리
동기식 카운터 설계.
논리회로 설계 및 실험 5주차.
6 레지스터와 카운터.
DK-128 실습 내부 EEPROM 제어 아이티즌 기술연구소 김태성 연구원
안산1대학 제 2 장 디지털 논리회로.
6. 레지스터와 카운터.
13장 CTC and DMA Slide 1 (of 10).
1. 2진 시스템.
UNIT 25 SPI 로봇 SW 교육원 조용수.
Lecture #6 제5장 기억장치 (1).
ATmega128의 특징 아이티즌 기술연구소
회로해석 및 논리회로실험 (정승기 교수님, 김신아 조교님)
RAM RAM 읽기 동작(read) RAM 쓰기 동작(write) 1. 주소선을 통해 주소값 입력.
AT MEGA 128 기초와 응용 I 기본적인 구조.
Ⅰ 전자기초 Ⅱ 디지털 논리회로 Ⅲ C언어 기초 Ⅳ AVR 마이크로 컨트롤러 Ⅴ 마이크로 컨트롤러 개발환경
컴퓨터구조 (chap2 그림모음).
UNIT 25 SPI 로봇 SW 교육원 조용수.
제11강 PC정비사 1급(필기) Lee Hoon Copyright(c) 2008 LeeHoon All rights reserved.
논리회로 설계 및 실험 4주차.
9 장 오류 검출 및 오류 정정 9.1 오류 종류 9.2 검출 9.3 오류 정정 9.4 요약.
디지털논리 회로 1차설계 예비보고서 2006 송만성 2007이상진 2007배정준 2007김효진.
MIDP 네트워크 프로그래밍 ps lab 김윤경.
동적메모리와 연결 리스트 컴퓨터시뮬레이션학과 2016년 봄학기 담당교수 : 이형원 E304호,
제 4 장 Record.
버스와 메모리 전송 버스 시스템 레지스터와 레지스터들 사이의 정보 전송을 위한 경로
논리회로 설계 및 실험 8주차.
7 생성자 함수.
디 코 더 n비트의 2진 코드를 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 회로
Presentation transcript:

7 기억장치 및 프로그래머블 논리

Type Of Memory Access Type Access Time = Word Select Tome + Read/Write time RAM(랜덤 액세스 메모리) : Access time이 일정 SAM(Sequectial Access Momory) Access time 이 데이터의 위치에 따라 가변(Magnetic Tape) 정보 저장 Type Volatile Memory(휘발성 메모리) : RAM NonVilatile Memory(비휘발성 메모리) : ROM Read 후 정보 손실 Destructive read-out memory Nondestructive read-out memory

Type Of Memory Operation 방식에 따라 Static RAM(SRAM) Flip-flop 으로 이진정보 저장 Read/Write time이 빠르다 Cashe memory에 사용 Dynamic RAM(DRAM) Capacitor에 충전된 전기로 이진정보 저장 주기적으로 재충전(refreshing)이 필요 Power 소비가 적다 Memory의 집적도가 높다(bit당 transistor 수가 적다)

Random Access Momory 어드레스 선은 특정한 워드를 선택한다. 디코더가 이 어드레스를 받아 특정한 워드를 선택하는 데 필요한 경로를 제공한다.

1024x16 Memory 1K * 16 메모리는 어드레스에서 10비트, 각각의 워드에서 16비트를 갖는다.

Read/Write Operation 쓰기 동작 1. 선택된 워드의 2진 어드레스를 어드레스 선에 인가 함. 쓰기 동작 1. 선택된 워드의 2진 어드레스를 어드레스 선에 인가 함. 2. 저장될 데이터를 데이터 입력선에 인가 함. 3. Write 입력을 활성화 함.

Read/Write Operation 읽기 동작 1. 선택된 워드의 2진 어드레스를 어드레스선에 인가함.

메모리 디코딩 1비트의 정보를 저장하는 2진 셀의 등가 논리도임 2진 셀은 내부 플립플롭에 1비트를 저장함. 3개의 입력과 1개의 출력을 갖음. 하나의 워드가 선택되면, Read/Write 입력은 셀 동작을 결정할 수 있음.

내부 구조

내부 구조 총 16개의 2진 셀을 갖음. Memory enable=0; 디코더의 모든 출력은 0이고 메모리 워드는 선택되지 않음. Memory enable=1; 4개의 워드 중 하나가 선택되고, Read/Write 입력이 동작을 결정함. 읽기 동작 상태이면, OR 게이트를 통해 출력 단자로 전송됨. 선택된 워드의 4비트가 쓰기 동작 상태이면, 입력선에 인가된 데이터는 선택된 워드의 4개의 2진 셀로 됨.

동시 디코딩 2차원 디코딩을 위해서는 메모리 소자들을 배열할 때 가능한한 정사각형에 가깝게 배열함. 이렇게 구성하면, 2개의 k/2 입력 디코더를 사용하여 하나의 k-입력 디코더를 대신할 수 있음. 2개의 디코더를 사용할 경우 개당 5개의 입력을 갖는 64 AND 게이트가 필요함. 어떤 워드의 어드레스가 404일 때, X=01100 (12) and Y=10100(20).

어드레스 멀티플렉싱 IC 패키지의 핀수를 줄이기 위해, 적은 수의 어드레스 입력 입력핀만 가지고 어드레스 멀티플렉싱하는 방법을 사용한다. 가로 및 세로 어드레스가 같은 어드레스 핀을 사용하기 때문에, 패키지의 수는 크게 감소한다.

에러 검출과 수정(Hamming Code) 8-bit 데이터 워드 =>11000100 비트 위치 1 2 3 4 5 6 7 8 9 10 11 12 P1 P2 1 P4 1 0 0 P8 0 1 0 0 P1=XOR of bits(3,5,7,9,11)=0 (XOR 는 기함수임.) P2=XOR of bits(3,6,7,10,11)=0 P4=XOR of bits(5,6,7,12)=1 P8=XOR of bits(9,10,11,12)=1 메모리에서 비트 위치 1 2 3 4 5 6 7 8 9 10 11 12 0 0 1 1 1 0 0 1 0 1 0 0 12비트가 메모리에서 읽혀질 때, 4개의 검증 비트는 C1=XOR of bits (1,3,5,7,9,11) C2=XOR of bits (2,3,6,7,10,11) C3=XOR of bits (4,5,6,7,12) C4=XOR of bits (8,9,10,11,12)

해밍 코드 S비트가 짝수 패리티로 저장되기 때문에, C=C8C4C2C1=0000 는 에러가 없음을 나타냄. 비트 위치 1 2 3 4 5 6 7 8 9 10 11 12 0 0 1 1 1 0 0 1 0 1 0 0 에러가 없는 경우 1 0 1 1 1 0 0 1 0 1 0 0 1번 비트에서 에러 발생 0 0 1 1 0 0 0 1 0 1 0 0 5번 비트에서 에러 발생 검증 비트 C8 C4 C2 C1 1번 비트에서 에러 발생 : 0 0 0 1 5번 비트에서 에러 발생: 0 1 0 1 에러는 해당 비트를 보수화해서 수정할 수 있음.

단일 에러수정과 이중에러 검출 해밍코드는 하나의 에러만 검출, 수정할 수 있고, 여러 개의 에러는 검출할 수 없음. 단일 에러를 수정하고 이중 에러를 검출하기 위해서, 추가적인 패리티 비트를 포함시킴. C=0, P=0 이면 에러 없음. C=1, P=1 이면 수정 가능한 단일에러 발생. C=1, P=0 이면 수정 불가능한 이중에러 발생 C=0, P=1 이면 P13 비트에 단일 에러 발생

읽기 전용 메모리 ROM=디코더 + OR 게이트 -저장된 정보는 변하지 않음. K개의 입력선과 n개의 출력선으로 구성. 입력은 메모리 어드레스를 공급하고, 출력은 어드레스에 의해 선택된 데이터 비트로 결정됨.

읽기전용 메모리 ROM = 32words+5 input lines. 5×32decoder has 32 outputs connected to OR gate. 롬은 각 8비트인 32개 워드와 0부터 31까지의 2진수 어드레스를 나타낼 수 있는 5개의 입력선으로 5개의 입력은 5×32 디코더에 의해 32개의 출력으로 디코드 됨. 디코더의 출력은 각각 8개의 OR게이트로 연결됨. 32 words

ROM 진리표

조합회로 구현 ‘1’ ‘0’ A7(I4,I3,I2,I0)=최소항의 합(0,2,3,…,29) Input->00011(3) Others-> all ’0’ Output->10110010

ROM의 유형 PROM- 일단 프로그램되면 바꿀 수 없다. 대량 생산을 목적으로 할 때, 마스크 프로그래밍이 경제적이다. 소량 생산시에는 PROM이 보다 경제적이다. PROM- 일단 프로그램되면 바꿀 수 없다. EPROM(Erasable PROM)- 이전에 프로그램되었을지라도 자외선에 노출시킴으로써 초기 상태로 되돌릴 수 있다. EEPROM(Electrically erasable PROM)- 자외선 대신 전기신호로 지울 수 있다.

Combinational PLDs 조합 PLD는 AND-OR곱의 합 형태를 저장하는 데 용이한 AND 배열과 OR 배열로 구성된 프로그램 가능한 게이트를 갖는 집적회로임. PLD의 세가지 주요 유형 PROM=고정된 AND 배열+프로그램 가능한 OR 배열 PAL=프로그램 가능한 AND배열+고정된 OR 배열 PLA=프로그램 가능한 AND 배열+프로그램 가능한 OR배열

PLA 프로그램 가능한 OR 배열 프로그램 가능한 AND 배열

PLA 프로그래밍 표 PLA는 변수들을 완전히 디코딩하지 않고, 모든 최소항들을 생성하지는 않음.(디코더 ↔ AND 배열) PLA는 n개 입력, k개 곱의 항, m개 출력, m개의 합으로 구성. ROM의 프로그램된 퓨즈 수가 인데 반해, PLA는 개 임. F1=AB’ + AC + A’BC’ F2= (AC + BC)’

예제 7-2

PAL - 고정된 OR 배열과 프로그램 가능한 AND 배열로 구성. - AND 게이트만 프로그램이 가능하기 때문에, PLA만큼 유연하지는 않음.

예제 (PAL)

PAL 퓨즈 맵

순차적인 프로그래머블 장치 순차적(혹은 단순) 프로그래머블 논리 장치 (SPLD) 복잡한 프로그래머블 논리 장치 (CPLD) 필드 프로그래머블 게이트 어레이 (FPGA) PAL

CPLD &FPGA CPLD-개별적인 PLD의 집합 FPGA(필드 프로그래머블 게이트 어레이) -사용자가 직접 프로그램 할 수 있는 VLSI 회로. -룩업표, 멀티플렉서, 게이트, 플립플롭들로 구성