13 강 논리회로 2 과목 전자계산기 구조 강사 이 민 욱. 13 강 논리회로  논리회로 1. 부울 대수 (Boolean Algebra) 에서 사용하는 기본 연산자 ① 논리부정 : NOT ( ` ) 논리부정은 F = NOT A 의 표현을 F =A` 로 표현 ② 논리곱.

Slides:



Advertisements
Similar presentations
Chapter 04 컴퓨터에서 데이터 표현. 04 컴퓨터에서 데이터 표현 2 인코딩 (encoding) – 현실세계의 정보를 컴퓨터 내부에서 처리할 수 있는 이진수로 변환하는 방법 1. 컴퓨터 속에서 데이터 표현 원리 0 - 아빠 1 - 엄마 00 - 아빠 01 - 엄마.
Advertisements

컴퓨터와 인터넷.
예비보고서1 : 8개의 푸시버튼 스위치가 있다. 이 스위치에 각각 0~7개까지의 번호를 부여하였다고 하자
5.1 논리연산과 논리회로 5.2 CPU의 구성과 동작 5.3 명령어의 처리방식 5.4 CPU의 종류
9 동기순서논리회로 IT CookBook, 디지털 논리회로.
컴퓨터의 논리 회로.
카르노 맵을 이용한 간략화 2) 입력변수가 n이면 2n 개의 빈칸 작성 3) 민텀은 “1”, 맥스텀은 “0”을 해당칸에 기입
제5장 조합논리회로설계(MSI/LSI) 내용 5.1 MSI/LSI 조합논리회로 설계 5.2 이진가산기와 이진감산기
5장. 순차 논리 회로 Lecture #5.
래치(latch) S R Q Q 1 기본적인 플립플롭(basic flip flop)으로 1비트의 정보를 저장할 수 있는 소자
디 지 털 공 학 한국폴리텍V대학.
제4장 조합논리회로 내용 4.1 조합논리회로 설계 과정 4.2 산술회로 : 가산기(adder)/ 감산기(subtractor)
디지털논리실습 기본 논리 게이트 부울대수 조합회로.
Multiplexer 설계.
오브젝트 플립플롭 IT CookBook, VHDL을 이용한 디지털 회로 입문.
데이터의 표현 컴퓨터 속에서 데이터 표현 원리 디지털 논리회로에 기반한 컴퓨터는 두 가지 상태만을 구별
6. 조합논리의 기능 6-1 기본 가산기 6-2 병렬 2진 가산기 6-3 비교기 6-4 디코더
VHDL Design : Barrel Shifter
오브젝트 조합 회로 IT CookBook, VHDL을 이용한 디지털 회로 입문.
조합논리회로 모델링 Sun, Hye-Seung.
RS 및 D 플립플롭 RS Flip Flop 래치는 어떤 입력 레벨에 의해서 제어되는 데 플립플롭은 클록 입력이라고
JK 및 T 플립플롭 JK Flip-Flop JK 플립플롭은 디지털 시스템에서 가장 많이 사용되고 있는 플립플롭으로
컴퓨터 프로그래밍 기초 #02 : printf(), scanf()
디지털회로설계_강의안7 10. 인코더와 디코더.
한국방송통신대학교 출석수업 컴퓨터과학과 디지털논리회로 담 당 : 김 룡
멀티미디어 시스템 (아날로그 이미지,신호를 디지털로 변환 방법) 이름 : 김대진 학번 :
7. 기억장치 및 프로그래머블 논리.
Stop Watch <결과 보고서>
디지털논리실습.
2장 논리 회로와 활용 2장 논리회로와 활용.
디 지 털 공 학 한국폴리텍V대학.
JA A V W. 03.
디지털회로설계 (15주차) 17. 시프트 레지스터와 카운터 18. 멀티바이브레이터 * RAM & ROM.
디 지 털 공 학 한국폴리텍V대학.
플립 플롭 회로.
6장 순차회로 시스템 상태표와 상태도 래치와 플립플롭 순차 시스템의 해석.
7 기억장치 및 프로그래머블 논리.
플립플롭, 카운터, 레지스터 순서회로 플립플롭 카운터 레지스터.
논리회로 및 실험 조합논리회로 (1) - Adder
Term Projects 다음에 주어진 2개중에서 한 개를 선택하여 문제를 해결하시오. 기한: 중간 보고서: 5/30 (5)
오브젝트 순서회로 IT CookBook, VHDL을 이용한 디지털 회로 입문.
연산자 (Operator).
동기식 카운터 설계.
논리회로 설계 및 실험 5주차.
6 레지스터와 카운터.
디지털회로설계_강의안2 NOR, NAND 게이트 불대수와 드모르강 정리.
안산1대학 제 2 장 디지털 논리회로.
제 15 장 디지털 회로 (Digital Circuits)
6. 레지스터와 카운터.
1. 2진 시스템.
2. Boole 대수와 논리 게이트.
계산기.
회로해석 및 논리회로실험 (정승기 교수님, 김신아 조교님)
RAM RAM 읽기 동작(read) RAM 쓰기 동작(write) 1. 주소선을 통해 주소값 입력.
4장. 데이터 표현 방식의 이해. 4장. 데이터 표현 방식의 이해 4-1 컴퓨터의 데이터 표현 진법에 대한 이해 n 진수 표현 방식 : n개의 문자를 이용해서 데이터를 표현 그림 4-1.
Chapter 5. 자료의 연산과 논리회로 e-learning Computers.
Ⅰ 전자기초 Ⅱ 디지털 논리회로 Ⅲ C언어 기초 Ⅳ AVR 마이크로 컨트롤러 Ⅴ 마이크로 컨트롤러 개발환경
컴퓨터구조 (chap2 그림모음).
UNIT 25 SPI 로봇 SW 교육원 조용수.
3. 반/전 가산기, 반/전 감산기 제작 컴퓨터 구조 실습 안내서.
제11강 PC정비사 1급(필기) Lee Hoon Copyright(c) 2008 LeeHoon All rights reserved.
논리회로 설계 및 실험 4주차.
8장. 연산 장치 Lecture #8.
5.2.3 교환방식의 비교 학습내용 교환방식의 비교.
디지털논리 회로 1차설계 예비보고서 2006 송만성 2007이상진 2007배정준 2007김효진.
제10강 PC정비사 1급(필기) Lee Hoon Copyright(c) 2008 LeeHoon All rights reserved.
엔화 대환/대출 자금용도 대상 이자 차액 효과 (A,B,C) 환율 리스크 헷징 (A,B) 엔화의 평균환율 (A,B,C)
컴퓨터는 어떻게 덧셈, 뺄셈을 할까? 2011년 10월 5일 정동욱.
버스와 메모리 전송 버스 시스템 레지스터와 레지스터들 사이의 정보 전송을 위한 경로
디 코 더 n비트의 2진 코드를 입력으로 받아들여 최대 2n개의 서로 다른 정보로 바꿔 주는 조합 회로
Presentation transcript:

13 강 논리회로 2 과목 전자계산기 구조 강사 이 민 욱

13 강 논리회로  논리회로 1. 부울 대수 (Boolean Algebra) 에서 사용하는 기본 연산자 ① 논리부정 : NOT ( ` ) 논리부정은 F = NOT A 의 표현을 F =A` 로 표현 ② 논리곱 : AND ( ․ ) 논리곱의 표현은 F = A AND B 의 표현을 F = AB 로 표현 ③ 논리합 : OR ( + ) : 논리합의 표현은 F = A OR B 의 표현을 F = A + B 로 표현 2. 부울 대수의 기본 정리 (Boolean Algebra Of Basic Theorem) 1) 유일의 법칙 ① A + 0 = A ② A. 1 = A ③ = 0 ④ = 1 ⑤ 1. 1 = 1 ⑥ 0. 1 = 0 ⑦ A + 1 = 1 ⑧ A. 0 = 0 ⑨ A + A = A 2) 교환 법칙 ① A+B = B+A ② AB = BA 3) 결합 법칙 ① A+(B+C) = (A+B)+C ② A(BC) = (AB)C 4) 배분 법칙 ① A(B+C) = (AB)+(AC) ② A+BC = (A+B)(A+C) 5) 보수의 관계 ① A + A` = 1 ② A. A` = 0 6) 드모르강의 정리 : ① (A + B)` = A` ․ B` ② (A ․ B)` = A` + B`

13 강 논리회로 3. 논리게이트

13 강 논리회로

4. 조합 논리회로 1) 종류 반가산기, 전가산기, 병렬가산기, 반감산기, 전감산기, 디코더, 인코더, 멀티플렉서, 디멀티플렉서, 다수결회로, 비교기 등이 있다. 2) 반가산기 A B S = A' ․ B + A ․ B' = A ㊉ B C = AB 3) 전가산기 반가산기 2 개와 OR 회로로 구성 (3 개의 입력과 2 개의 출력으로 구성 )

13 강 논리회로 4) 해독기 (Decoder) ① 2 진 정보를 다른 형식의 단일 정보로 바꾸어 주는 회로이다. ② 컴퓨터 내부에서 2 진수로 코드화된 데이터를 해독하여 대응되는 한 개의 신호로 변환 ③ n 개의 입력으로 최대 2 n 개의 출력을 얻을 수 있다. 5) 부호기 (Encoder) ① 입력정보를 여러 자리의 2 진수로 코드화하여 전달하는 회로 ② 해독기와 정반대의 동작을 나타낸다. ③ 2 n 개의 입력을 받아 n 개를 출력한다. 6) 멀티플렉서 (Multiplexor) ① 2 n 개의 입력선에서 n 개의 선택선을 가지고 하나의 출력을 얻도록 구성된다. ② 여러 개의 입력회선이 들어가서 하나의 특정 회선을 선택하도록 하므로 선택기 ③ 공통적인 버스 (Bus) 라인을 구성하는데 많이 사용한다. 7) 디멀티플렉서 (Demultiplexor) ① 하나의 입력정보를 n 개의 선택선을 가지고 2 n 개의 출력을 얻도록 구성된다. ② 중앙 처리 장치에서 어떤 내용을 특정 장치로 출력시킬 때 많이 사용된다.

13 강 논리회로 5. 순서논리회로 플립플롭 (Flip-Flop) 은 순서논리회로를 구성하는 기본 기억소자로 1 비트를 기억할 수 있는 최소의 기억소자를 의미한다. 1) RS 플립플롭 : SET(S) 단자와 RESET(R) 단자로 구성하여 구성된 플립플롭으로 S 와 R 이 각각 1 인 경우는 허용되지 않는다. 2) JK 플립플롭 : JK 플립플롭은 RS 플립플롭에서 S 와 R 이 각각 1 일 때 허용되지 않는 것을 보완해서 이것이 허용되도록 고안된 3) D 플립플롭 : 1 비트 지연소자로 사용된다. 4) T 플립플롭 : 토글 (Toggle) 기능을 이용하고자 할 때 사용된다. 5) 마스터 슬래이브 (Master-Slave) 플립플롭 : Race 현상을 해결하기 위해서 고안된 플립플롭이다. J KQ(t)Q(t+1) 설명 상태변화 없음 무조건 0 인 상태로 변화됨 무조건 1 인 상태로 변화됨 내부상태의 반전 (Toggle)